公开(公告)号：CN1497625A

公开(公告)日：2004-05-19

申请号：CN03159899.4

申请日：2003-09-27

Applicant: 京瓷株式会社

Inventor： 佐藤恒 ,  竹下良博 ,  西村道明

IPC: H01G4/00 ,  H01G4/12 ,  H01G4/30

Abstract: 本发明提供一种电容器、布线基板、去耦电路及高频电路。在电介质层(2)的一方主面上形成第1导体层(3)，在电介质层(2)的另一方主面上形成第2导体层(4)的同时，在第1导体层(3)上设置非导体形成区域(13)，在第2导体层(4)上设置非导体形成区域(14)。在非导体形成区域(14)中设置第1贯通导体(5)，在非导体形成区域(13)中设置第2贯通导体(6)，第1贯通导体(5)连接在第1导体层(3)上，第2贯通导体(6)连接在第2导体层(4)上。上述第1贯通导体(5)与第2贯通导体(6)交互成为格子状，例如，汇集配置在电介质(1)中央部上，形成贯通导体群(G)。能够提供实现了低ESL且高容量的电容器。

公开(公告)号：CN100354995C

公开(公告)日：2007-12-12

申请号：CN03159899.4

申请日：2003-09-27

Applicant: 京瓷株式会社

Inventor： 佐藤恒 ,  竹下良博 ,  西村道明

IPC: H01G4/00 ,  H01G4/12 ,  H01G4/30

Abstract: 本发明提供一种电容器、布线基板、去耦电路及高频电路。在电介质层(2)的一方主面上形成第1导体层(3)，在电介质层(2)的另一方主面上形成第2导体层(4)的同时，在第1导体层(3)上设置非导体形成区域(13)，在第2导体层(4)上设置非导体形成区域(14)。在非导体形成区域(14)中设置第1贯通导体(5)，在非导体形成区域(13)中设置第2贯通导体(6)，第1贯通导体(5)连接在第1导体层(3)上，第2贯通导体(6)连接在第2导体层(4)上。上述第1贯通导体(5)与第2贯通导体(6)交互成为格子状，例如，汇集配置在电介质(1)中央部上，形成贯通导体群(G)。能够提供实现了低ESL且高容量的电容器。