公开(公告)号：CN114285429B

公开(公告)日：2024-08-23

申请号：CN202111623808.1

申请日：2021-12-28

Applicant: 中国航天科工集团八五一一研究所

Inventor： 朱翰韬 ,  梁锋 ,  陈舟 ,  魏信阳 ,  许剑南 ,  马乐娟 ,  相海露 ,  余芃佳 ,  焦明月 ,  郑光伟

IPC: H04B1/16

Abstract: 本发明公开了一种二次谐波抑制较高的宽带接收组件，该组件采用四级放大链路压缩了58dB的动态范围，每级放大链路是由一个放大对消单元电路来实现谐波对消，采用可调衰减器来调节增益分配和电路匹配，采用温补衰减器来保证接收链路输出功率的三温一致性。每个放大对消单元电路由两只180°镜像巴伦与低噪声放大器级连，实际装配后的测试结果显示，对带内二次谐波具有30dBc左右的抑制，达到该弹载平台25dBc的指标要求，带内静态噪声和杂散也符合设计预期。

公开(公告)号：CN112034429B

公开(公告)日：2022-09-20

申请号：CN202010011033.1

申请日：2020-01-06

Applicant: 中国航天科工集团八五一一研究所

Inventor： 刘俊 ,  张涛 ,  吴明宇 ,  许剑南 ,  李彬

IPC: G01S7/38 ,  G01S7/02

Abstract: 本发明公开了一种消除干扰自激的自适应数字对消方法，首先，通过FPGA中的DDS模块产生具有一定带宽和脉宽的线性调频信号Sj，经过耦合回路后得到校准信号S'j，并计算校准信号S'j相对线性调频信号Sj的延迟时钟周期个数ND；其次，对于任意干扰信号J0通过耦合回路后得到耦合信号J'0，同时将干扰信号J0延迟ND个时钟周期得到对齐信号J0D；再次，在耦合信号J'0的有效脉冲信号到达后，计算对齐信号J0D与耦合信号J'0的平均相位差和平均幅度比然后，基于DDA模块将对齐信号J0D按照平均相位差和平均幅度比进行调相和调幅，得到参考信号Jr，并用耦合信号J'0减去参考信号Jr得到对消信号Suse；最后，判断对消信号Suse的幅度A与检测门限Thd的关系，决定是否执行后续干扰操作。

公开(公告)号：CN114285429A

公开(公告)日：2022-04-05

申请号：CN202111623808.1

申请日：2021-12-28

Applicant: 中国航天科工集团八五一一研究所

Inventor： 朱翰韬 ,  梁锋 ,  陈舟 ,  魏信阳 ,  许剑南 ,  马乐娟 ,  相海露 ,  余芃佳 ,  焦明月 ,  郑光伟

IPC: H04B1/16

Abstract: 本发明公开了一种二次谐波抑制较高的宽带接收组件，该组件采用四级放大链路压缩了58dB的动态范围，每级放大链路是由一个放大对消单元电路来实现谐波对消，采用可调衰减器来调节增益分配和电路匹配，采用温补衰减器来保证接收链路输出功率的三温一致性。每个放大对消单元电路由两只180°镜像巴伦与低噪声放大器级连，实际装配后的测试结果显示，对带内二次谐波具有30dBc左右的抑制，达到该弹载平台25dBc的指标要求，带内静态噪声和杂散也符合设计预期。

公开(公告)号：CN112034429A

公开(公告)日：2020-12-04

申请号：CN202010011033.1

申请日：2020-01-06

Applicant: 中国航天科工集团八五一一研究所

Inventor： 刘俊 ,  张涛 ,  吴明宇 ,  许剑南 ,  李彬

IPC: G01S7/38 ,  G01S7/02

Abstract: 本发明公开了一种消除干扰自激的自适应数字对消方法，首先，通过FPGA中的DDS模块产生具有一定带宽和脉宽的线性调频信号Sj，经过耦合回路后得到校准信号S'j，并计算校准信号S'j相对线性调频信号Sj的延迟时钟周期个数ND；其次，对于任意干扰信号J0通过耦合回路后得到耦合信号J'0，同时将干扰信号J0延迟ND个时钟周期得到对齐信号J0D；再次，在耦合信号J'0的有效脉冲信号到达后，计算对齐信号J0D与耦合信号J'0的平均相位差 和平均幅度比 然后，基于DDA模块将对齐信号J0D按照平均相位差 和平均幅度比 进行调相和调幅，得到参考信号Jr，并用耦合信号J'0减去参考信号Jr得到对消信号Suse；最后，判断对消信号Suse的幅度A与检测门限Thd的关系，决定是否执行后续干扰操作。