-
公开(公告)号：CN103279483A
公开(公告)日：2013-09-04
申请号：CN201310143846.6
申请日：2013-04-23
Applicant: 中国科学院计算技术研究所
IPC: G06F17/30
Abstract: 本发明提供一种面向微博客的话题流行范围评估方法及系统，其中方法包括：S1，采集微博客平台的历史数据，提取多个话题及多个消息，进行合并操作获得多个合并消息，然后将发布或者转发同一个合并消息的用户构建一个社区，获得多个社区，基于多个社区的重合程度进行话题的归类，提取同一类别中话题的特征；S2，获取微博客平台的实时数据，提取新话题及多个新消息，进行合并操作获得多个新合并消息，将发布或者转发同一个新合并消息的用户构建一个新社区，获得多个新社区，基于多个新社区的重合程度进行新话题的归类，提取同一类别中新话题的新特征；S3，将所述特征与所述新特征进行匹配，获得目标话题，对所述目标话题的流行范围进行评估。
-
Patent Agency Ranking
公开(公告)号：CN100495989C
公开(公告)日：2009-06-03
申请号：CN200610090243.4
申请日：2006-07-07
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种测试外壳电路，包括至少一条用于测试待测芯核测试数据的测试外壳寄存器链，连接所述测试外壳寄存器链与待测芯核之间的互连电路，和连接所述测试外壳寄存器链与外部数据通路之间的互连电路。本发明同时公开了一种测试外壳电路的设计方法。利用本发明，实现了对测试外壳电路的设计，不仅提供了传统测试外壳的测试访问功能，而且根据片上网络测试数据传输的特点进行了优化设计，充分利用了网络通道的带宽，提高了测试的并行性，缩短了测试时间，减少了测试所需的引脚数以及测试面积的开销，降低了测试成本。
-
公开(公告)号：CN103279483B
公开(公告)日：2016-04-13
申请号：CN201310143846.6
申请日：2013-04-23
Applicant: 中国科学院计算技术研究所
IPC: G06F17/30
Abstract: 本发明提供一种面向微博客的话题流行范围评估方法及系统，其中方法包括：S1，采集微博客平台的历史数据，提取多个话题及多个消息，进行合并操作获得多个合并消息，然后将发布或者转发同一个合并消息的用户构建一个社区，获得多个社区，基于多个社区的重合程度进行话题的归类，提取同一类别中话题的特征；S2，获取微博客平台的实时数据，提取新话题及多个新消息，进行合并操作获得多个新合并消息，将发布或者转发同一个新合并消息的用户构建一个新社区，获得多个新社区，基于多个新社区的重合程度进行新话题的归类，提取同一类别中新话题的新特征；S3，将所述特征与所述新特征进行匹配，获得目标话题，对所述目标话题的流行范围进行评估。
-
公开(公告)号：CN100568008C
公开(公告)日：2009-12-09
申请号：CN200710304267.X
申请日：2007-12-26
Applicant: 中国科学院计算技术研究所
IPC: G01R31/3185
Abstract: 本发明提供一种片上多核处理器的测试电路及其可测试性设计方法，其中测试电路包括：测试外壳寄存器链、待测芯核连接电路、片上数据通路连接电路以及控制逻辑电路；所述待测芯核连接电路是连接在所述测试外壳寄存器链与待测芯核之间的互连电路，所述片上数据通路连接电路是连接在所述测试外壳寄存器链与片上数据通路之间的互连电路；所述控制逻辑电路控制所述待测芯核连接电路和片上数据通路连接电路中的数据流向。本发明根据片上多核处理器的特点进行了优化设计，充分利用了片上数据通路的带宽，降低了测试成本，减少了片上数据通路中传输数据包的数目，所以大大降低了大量活跃数据包导致的额外功耗开销，并且大大缩短了测试时间。
-
公开(公告)号：CN101183140A
公开(公告)日：2008-05-21
申请号：CN200710304267.X
申请日：2007-12-26
Applicant: 中国科学院计算技术研究所
IPC: G01R31/3185
Abstract: 本发明提供一种片上多核处理器的测试电路及其可测试性设计方法，其中测试电路包括：测试外壳寄存器链、待测芯核连接电路、片上数据通路连接电路以及控制逻辑电路；所述待测芯核连接电路是连接在所述测试外壳寄存器链与待测芯核之间的互连电路，所述片上数据通路连接电路是连接在所述测试外壳寄存器链与片上数据通路之间的互连电路；所述控制逻辑电路控制所述待测芯核连接电路和片上数据通路连接电路中的数据流向。本发明根据片上多核处理器的特点进行了优化设计，充分利用了片上数据通路的带宽，降低了测试成本，减少了片上数据通路中传输数据包的数目，所以大大降低了大量活跃数据包导致的额外功耗开销，并且大大缩短了测试时间。
-
公开(公告)号：CN101102232A
公开(公告)日：2008-01-09
申请号：CN200610090243.4
申请日：2006-07-07
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种测试外壳电路，包括至少一条用于测试待测芯核测试数据的测试外壳寄存器链，连接所述测试外壳寄存器链与待测芯核之间的互连电路，和连接所述测试外壳寄存器链与外部数据通路之间的互连电路。本发明同时公开了一种测试外壳电路的设计方法。利用本发明，实现了对测试外壳电路的设计，不仅提供了传统测试外壳的测试访问功能，而且根据片上网络测试数据传输的特点进行了优化设计，充分利用了网络通道的带宽，提高了测试的并行性，缩短了测试时间，减少了测试所需的引脚数以及测试面积的开销，降低了测试成本。
-
-
-
-
-
Search Results
6
records
(took 0.05 seconds)
