-
公开(公告)号:CN116131968A
公开(公告)日:2023-05-16
申请号:CN202310078105.8
申请日:2023-01-17
Applicant: 中国科学院计算技术研究所
Abstract: 一种用于延时数据的基带缓存处理单元,包括4个FPGA,每个FPGA对应2个数据信号采集通道,用于与组网场景中的用户进行数据通信,其中,每个FPGA外挂1个存储器,用于存储从所述数据信号采集通道及其他FPGA接收到的数据,以及4个FPGA通过高速接口两两互连,使每个FPGA可以与其他3个FPGA同时进行数据收发。