公开(公告)号：CN112886952A

公开(公告)日：2021-06-01

申请号：CN202110043559.2

申请日：2021-01-13

Applicant: 中国科学院微电子研究所

Inventor： 赵捷 ,  赵野

IPC: H03K5/135

Abstract: 本发明属于数字时钟电路技术领域，公开了一种高速时钟电路的动态延时补偿电路，包括：锁相环、粗计数器、第一细采样电路、三个同步模块以及输出选择模块；锁相环电路分别向粗计数器和第一细采样电路输出整体时钟信号和相位信号；粗计数器分别向三个同步模块输出粗计数器值；第一细采样电路生成细编码值并将细编码值以及经过延时DB和两次延时DB分别得到三路细计数器值；三个同步模块分别与第一细采样电路相连对应接收三路细计数器值并分别与粗计数器值同步而后生成三路同步信号值；输出选择模块基于预设的选取规则选取一路同步信号值输出。本发明提供的补偿电路具有简单，高效，低成本的优点，能够弥补温度对于电路的影响，本质上解决延时对于电路的影响。

公开(公告)号：CN112886952B

公开(公告)日：2024-04-05

申请号：CN202110043559.2

申请日：2021-01-13

Applicant: 中国科学院微电子研究所

Inventor： 赵捷 ,  赵野

IPC: H03K5/135

Abstract: 本发明属于数字时钟电路技术领域，公开了一种高速时钟电路的动态延时补偿电路，包括：锁相环、粗计数器、第一细采样电路、三个同步模块以及输出选择模块；锁相环电路分别向粗计数器和第一细采样电路输出整体时钟信号和相位信号；粗计数器分别向三个同步模块输出粗计数器值；第一细采样电路生成细编码值并将细编码值以及经过延时DB和两次延时DB分别得到三路细计数器值；三个同步模块分别与第一细采样电路相连对应接收三路细计数器值并分别与粗计数器值同步而后生成三路同步信号值；输出选择模块基于预设的选取规则选取一路同步信号值输出。本发明提供的补偿电路具有简单，高效，低成本的优点，能够弥补温度对于电路的影响，本质上解决延时对于电路的影响。