公开(公告)号：CN113917830B

公开(公告)日：2023-03-14

申请号：CN202111189549.6

申请日：2021-10-13

Applicant: 中国科学院微电子研究所

Inventor： 王莎 ,  赵野

IPC: G04F10/00

Abstract: 本发明涉及时间数字转换器，具体涉及一种循环游标延时链电路、时间数字转换器和信号选取方法。该循环游标延时链电路中，慢链单元，包括首尾串联的N级第一延时器；快链单元，包括首尾串联的N级第二延时器；相位比较单元，用于获取同一级第一延时器和第二延时器的输出信号的当前相位差；循环计数单元，用于获取第二触发信号在快链单元中的当前循环次数；细时间量化输出单元，用于获取细时间量化信号。本发明将慢链单元和快链单元设计成循环计数的结构，减少了寄生电容和寄生电阻对电路带来的非线性影响以及电路的面积和功耗，从而在保证精度和分辨率等性能的前提下减少了时间数字转换器的功耗。

公开(公告)号：CN113917830A

公开(公告)日：2022-01-11

申请号：CN202111189549.6

申请日：2021-10-13

Applicant: 中国科学院微电子研究所

Inventor： 王莎 ,  赵野

IPC: G04F10/00

Abstract: 本发明涉及时间数字转换器，具体涉及一种循环游标延时链电路、时间数字转换器和信号选取方法。该循环游标延时链电路中，慢链单元，包括首尾串联的N级第一延时器；快链单元，包括首尾串联的N级第二延时器；相位比较单元，用于获取同一级第一延时器和第二延时器的输出信号的当前相位差；循环计数单元，用于获取第二触发信号在快链单元中的当前循环次数；细时间量化输出单元，用于获取细时间量化信号。本发明将慢链单元和快链单元设计成循环计数的结构，减少了寄生电容和寄生电阻对电路带来的非线性影响以及电路的面积和功耗，从而在保证精度和分辨率等性能的前提下减少了时间数字转换器的功耗。