一种主备交叉复用的星载数据接口管理系统

    公开(公告)号:CN110175093B

    公开(公告)日:2023-03-14

    申请号:CN201910468503.4

    申请日:2019-05-31

    IPC分类号: G06F11/20 G06F13/38

    摘要: 本发明公开了一种主备交叉复用的星载数据接口管理系统,属于卫星高可靠数据接口技术领域。其包括发端主机驱动芯片A、发端主机驱动芯片B、发端主机板间连接器、发端备机驱动芯片A、发端备机驱动芯片B、发端备机板间连接器、收端主机接收芯片、收端备机接收芯片。本发明采用2对1模式实现主备机交叉复用的星载数据接口,其采用主备机板间连接器互联的方式,发端主机既可以向收端主机发送数据,也可向收端备机发送数据,同理,发端备机既可以向收端主机发送数据,也可向收端备机发送数据。本发明具有实现方法简单、费用低、可靠性高、可移植性高的特点,适用于各类具有收发冷备份的卫星分系统。

    一种基于SRAM的等效双端口RAM装置

    公开(公告)号:CN114138693A

    公开(公告)日:2022-03-04

    申请号:CN202111410615.8

    申请日:2021-11-25

    IPC分类号: G06F13/38 G06F13/42

    摘要: 本发明公开了一种基于SRAM的等效双端口RAM装置,属于数字信号处理技术领域。本发明由输入数据串并变换模块、数据写地址控制模块、SRAM读写控制模块、数据读地址控制模块、输出数据并串变换模块组成。本发明具有支持同时读写、支持大容量缓存、节省成本、应用场景广泛等特点。本发明通过将片外SRAM等效为双端口RAM,解决现有卫星载荷FPGA存储资源不足问题,有利于载荷小型化设计,降低功耗、重量和体积,节省成本,可广泛用于星地、星间通信设备。

    一种多速率多模式的星载发射装置

    公开(公告)号:CN113872730A

    公开(公告)日:2021-12-31

    申请号:CN202111126345.8

    申请日:2021-09-26

    IPC分类号: H04L1/00 H04L27/00 H04B1/69

    摘要: 本发明公开了一种多速率多模式的星载发射装置,该装置包括遥控指令接收模块、多模式控制模块、接口管理模块、业务数据管理模块、高速数据接收模块、数据编码模块、数据转换模块、数据组帧模块以及数据调制模块。遥控指令接收模块接收遥控指令信息;多模式控制模块将调制参数按时传递给所需模块;接口管理模块按照调制参数产生数据使能;业务数据管理模块将并行业务数据转换成串行业务数据;高速数据接收模块接收并行业务数据;数据编码模块对业务数据进行分组编码;数据转换模块实现不同调制方式下编码数据的位宽转换;数据组帧模块将编码数据组成完整数据帧;数据调制模块对数据帧进行映射、加扰、滤波以及调制处理,并输出。本发明支持多种信息速率,具有应用范围广泛、适应性强、性能稳定等优点。

    基于FPGA的可重置的数字成形及上变频装置

    公开(公告)号:CN106505950A

    公开(公告)日:2017-03-15

    申请号:CN201610884461.9

    申请日:2016-10-11

    IPC分类号: H03D7/16

    CPC分类号: H03D7/16

    摘要: 本发明公开了基于FPGA的可重置的数字成形及上变频装置,包括成形系数控制模块、系数存储模块、成形控制模块、成形处理模块、频率存储模块、上变频控制模块和上变频模块。本发明首先由成形控制模块接收成形控制信号,同时上变频控制模块接收变频控制信号,成形控制模块控制系数存储模块和成形处理模块,之后成形系数控制模块接收成形系数信号、频率存储模块接收频率设置信号,随后接收数据信号,经过成形处理模块对其进行成形滤波处理,输出信号经过上变频模块对其进行上变频处理变成频带信号送出。本发明具有成形处理方式通用、频率设置灵活、资源利用率高和可移植性好等优点。特别适用于星间或星地各种不同数字成形、不同上变频处理使用。

    高速并行级联码编码译码器

    公开(公告)号:CN102468856A

    公开(公告)日:2012-05-23

    申请号:CN201010536087.6

    申请日:2010-11-09

    IPC分类号: H03M13/11 H04L1/00

    摘要: 本发明公开了一种高速并行级联码编码译码器,它被广泛应用于卫星通信、深空通信等系统,包括编码器和译码器,所述编码器包括分路变换器、第一至第四RS编码器、第一至第四插帧器、第一至第四交织器组和第一至第四卷积码编码器;所述译码器包括相位变换器、第一至第四卷积码译码器、第一至第四搜帧器、第一至第四解交织器和第一至第四RS译码器。本发明中编码器采用高速并行技术对高速串行数据直接进行级联码编码,并将编码后数据以并行的方式传输给调制设备;译码器对解调器输出的具有相位模糊度的并行数据直接进行级联码译码,并可以纠正由于AD采样时刻的随机性带来的并行数据次序随机性,及并行数据的随机不对齐性等问题。

    一种基于SRAM的等效双端口RAM装置

    公开(公告)号:CN114138693B

    公开(公告)日:2024-06-21

    申请号:CN202111410615.8

    申请日:2021-11-25

    IPC分类号: G06F13/38 G06F13/42

    摘要: 本发明公开了一种基于SRAM的等效双端口RAM装置,属于数字信号处理技术领域。本发明由输入数据串并变换模块、数据写地址控制模块、SRAM读写控制模块、数据读地址控制模块、输出数据并串变换模块组成。本发明具有支持同时读写、支持大容量缓存、节省成本、应用场景广泛等特点。本发明通过将片外SRAM等效为双端口RAM,解决现有卫星载荷FPGA存储资源不足问题,有利于载荷小型化设计,降低功耗、重量和体积,节省成本,可广泛用于星地、星间通信设备。