-
公开(公告)号：CN108255111A
公开(公告)日：2018-07-06
申请号：CN201810104732.3
申请日：2018-02-02
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G05B19/042
摘要： 本发明提供一种应用于伺服控制类SoC的可编程多模式DAC控制器，包括总线接口模块、寄存器模块、模式控制模块和DAC接口模块，总线接口模块与寄存器模块连接，将外部总线提供的总线数据转换成寄存器接口数据，并将寄存器接口数据发送给寄存器模块；寄存器模块与各个模式控制模块连接，将寄存器接口数据发送给寄存器模块中对应寄存器，对该寄存器进行配置，并将配置后寄存器中的配置信息发送给对应的模式控制模块，各个模式控制模块分别与DAC接口模块连接，根据所述配置信息产生对应的电平信号，并将电平信号发送给DAC接口模块，DAC接口模块在接收到电平信号后，选择对应时序转换规则对该电平信号进行转换，并将转换后的电平信号发送给对应DAC通道。
-
公开(公告)号：CN107390600A
公开(公告)日：2017-11-24
申请号：CN201710797498.2
申请日：2017-09-04
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G05B19/042
CPC分类号： G05B19/0425 , G05B2219/2612
摘要： 本发明提供一种具有多种链路模式的数据采集装置及方法，该装置包括：模数转换器，用于将信号进行模数转换；第一数据选择器，用于根据接口控制器的输出选择器接入的输入链路；第一解调单元，用于解调微波信号链路输出两路解调数据；第二解调单元，用于解调激光信号链路输出两路解调数据；第二数据选择器、第三数据选择器、第四数据选择器，其均用于根据接口控制器的输出选择输入链路并输出；接口控制器，用于分解外围总线发送的指令产生相应控制逻辑信号分别控制解调单元与数据选择器的输入；还用于接收并缓存解调数据以供外围总线访问读取数据。本发明大幅度降低了存储资源的消耗、系统开发的复杂度、CPU软件解调负荷、系统的功耗。
-
公开(公告)号：CN110391814A
公开(公告)日：2019-10-29
申请号：CN201910688891.7
申请日：2019-07-29
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明提供一种用于芯片内数模转换器的积分非线性数字校正方法，该方法包括：获取芯片内数模转换器的积分非线性曲线；根据积分非线性曲线的特点选择适应方式进行分段拟合得到曲线拟合算法；利用曲线拟合算法的拟合系数计算数模转换器输入数据处的积分非线性曲线误差；按照积分非线性曲线误差修正数模转换器输入数据，将校正后的所述输入数据输入到数模转换器进行输出电压控制。本发明基于分段拟合使用多项式计算得到该曲线拟合，根据曲线拟合的拟合系数计算数模转换器输入数据处的积分非线性曲线误差，按照积分非线性曲线误差修正数模转换器输入数据，从而使得数模转换器满足低积分非线性的设计要求，提升了芯片内数模转换器的线性度指标。
-
公开(公告)号：CN108418737A
公开(公告)日：2018-08-17
申请号：CN201810166403.1
申请日：2018-02-28
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明提供一种基于CAN总线接口多终端设备的通信与调试装置，包括计算机、USB转串口模块、带串口及CAN总线接口微控制器、CAN收发器、自动测试电流电压模块；计算机、USB转串口模块、带串口及CAN总线接口的微控制器依次连接，带串口及CAN总线接口分别连接CAN总线收发器、自动测试电流电压模块，CAN总线收发器和自动测试电流电压模块接入终端设备。本发明通过接收计算机发送的指令及数据，然后通过CAN总线发送到终端设备，并接收CAN总线上的反馈数据，通过USB口送回上位机，能够通过CAN总线完成对终端设备的程序升级；对于终端设备没有增加新的外围器件电路，只是复用了其CAN总线接口，即节省了资源，又降低了成本。
-
公开(公告)号：CN107390600B
公开(公告)日：2019-05-14
申请号：CN201710797498.2
申请日：2017-09-04
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G05B19/042
摘要： 本发明提供一种具有多种链路模式的数据采集装置及方法，该装置包括：模数转换器，用于将信号进行模数转换；第一数据选择器，用于根据接口控制器的输出选择器接入的输入链路；第一解调单元，用于解调微波信号链路输出两路解调数据；第二解调单元，用于解调激光信号链路输出两路解调数据；第二数据选择器、第三数据选择器、第四数据选择器，其均用于根据接口控制器的输出选择输入链路并输出；接口控制器，用于分解外围总线发送的指令产生相应控制逻辑信号分别控制解调单元与数据选择器的输入；还用于接收并缓存解调数据以供外围总线访问读取数据。本发明大幅度降低了存储资源的消耗、系统开发的复杂度、CPU软件解调负荷、系统的功耗。
-
公开(公告)号：CN110391814B
公开(公告)日：2023-03-10
申请号：CN201910688891.7
申请日：2019-07-29
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明提供一种用于芯片内数模转换器的积分非线性数字校正方法，该方法包括：获取芯片内数模转换器的积分非线性曲线；根据积分非线性曲线的特点选择适应方式进行分段拟合得到曲线拟合算法；利用曲线拟合算法的拟合系数计算数模转换器输入数据处的积分非线性曲线误差；按照积分非线性曲线误差修正数模转换器输入数据，将校正后的所述输入数据输入到数模转换器进行输出电压控制。本发明基于分段拟合使用多项式计算得到该曲线拟合，根据曲线拟合的拟合系数计算数模转换器输入数据处的积分非线性曲线误差，按照积分非线性曲线误差修正数模转换器输入数据，从而使得数模转换器满足低积分非线性的设计要求，提升了芯片内数模转换器的线性度指标。
-
公开(公告)号：CN110389746B
公开(公告)日：2021-04-23
申请号：CN201910688892.1
申请日：2019-07-29
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明提供一种硬件加速电路、微控制芯片及系统，适用于降低数模转换器因校正所产生的延迟时间，该电路包括：定点整数转浮点数单元，用于将数模转换器初始输入的定点整数转换为浮点数；多个首尾依次相连的浮点乘加器，用于根据校正算法选择相应个数的浮点乘加运算单元进行计算得到数模转换器的校正浮点数；浮点数转定点整数单元，用于将数模转换器的校正浮点数转换为校正定点整数。本发明根据校正算法选择相应数目的浮点乘加器参与运算，多次采用浮点乘加器实现多项式计算根据数模转换器的初始输入浮点数得到数模转换器的校正浮点数，将该浮点数转为数模转换器的校正定点整数；利用浮点乘加器有效降低了计算延迟，从而提高了数模转换器的转换速度。
-
公开(公告)号：CN110389746A
公开(公告)日：2019-10-29
申请号：CN201910688892.1
申请日：2019-07-29
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明提供一种硬件加速电路、微控制芯片及系统，适用于降低数模转换器因校正所产生的延迟时间，该电路包括：定点整数转浮点数单元，用于将数模转换器初始输入的定点整数转换为浮点数；多个首尾依次相连的浮点乘加器，用于根据校正算法选择相应个数的浮点乘加运算单元进行计算得到数模转换器的校正浮点数；浮点数转定点整数单元，用于将数模转换器的校正浮点数转换为校正定点整数。本发明根据校正算法选择相应数目的浮点乘加器参与运算，多次采用浮点乘加器实现多项式计算根据数模转换器的初始输入浮点数得到数模转换器的校正浮点数，将该浮点数转为数模转换器的校正定点整数；利用浮点乘加器有效降低了计算延迟，从而提高了数模转换器的转换速度。
-
公开(公告)号：CN108196485B
公开(公告)日：2019-09-17
申请号：CN201810072797.4
申请日：2018-01-25
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G05B19/042
摘要： 本发明提供一种应用于芯片原子钟控制系统的SoC芯片结构，包括CPU子系统、存储器子系统、输入采样子系统、控制输出子系统、时差测量子系统、通用外设子系统和时钟复位子系统，CPU子系统通过AHB总线与存储器子系统连接，AHB总线通过桥与APB总线连接，APB总线分别与输入采样子系统、控制输出子系统、时差测量子系统、通用外设子系统和时钟复位子系连接。本发明解决了芯片原子钟控制系统分立器件集成实现方案的系统开发复杂度高、体积大、不利于芯片原子钟微型化的问题；并且本发明SoC芯片不但可以满足芯片原子钟控制系统的应用需求，还能满足类似精密控制领域的应用需求。
-
公开(公告)号：CN108255111B
公开(公告)日：2019-09-03
申请号：CN201810104732.3
申请日：2018-02-02
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G05B19/042
摘要： 本发明提供一种应用于伺服控制类SoC的可编程多模式DAC控制器，包括总线接口模块、寄存器模块、模式控制模块和DAC接口模块，总线接口模块与寄存器模块连接，将外部总线提供的总线数据转换成寄存器接口数据，并将寄存器接口数据发送给寄存器模块；寄存器模块与各个模式控制模块连接，将寄存器接口数据发送给寄存器模块中对应寄存器，对该寄存器进行配置，并将配置后寄存器中的配置信息发送给对应的模式控制模块，各个模式控制模块分别与DAC接口模块连接，根据所述配置信息产生对应的电平信号，并将电平信号发送给DAC接口模块，DAC接口模块在接收到电平信号后，选择对应时序转换规则对该电平信号进行转换，并将转换后的电平信号发送给对应DAC通道。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.039 秒)
