公开(公告)号：CN106506141A

公开(公告)日：2017-03-15

申请号：CN201610905577.6

申请日：2016-10-17

Applicant: 中国电子技术标准化研究院

Inventor： 范科峰 ,  姚相振 ,  黄涛 ,  周睿康 ,  高林 ,  刘贤刚 ,  李琳

IPC: H04L9/06

CPC classification number: H04L9/0631

Abstract: 本发明公开了一种基于FPGA的DCS数据加密方法，AES加解密模块包括输入输出子模块、时序控制子模块、轮运算子模块和密钥扩展子模块，密钥扩展子模块连接轮运算子模块，且轮运算子模块连接时序控制子模块和输入输出子模块，轮运算子模块包括S盒变换子模块、行位移子模块、混合列运算子模块和轮密钥加子模块。本发明的有益效果是：本发明提供了一种用于DCS系统中数据加密的方法，相比于现有的基于软件的DCS数据加密方法，该方法使用模块化的加密设计方法，利用FPGA的可编程性和易操作性，使得DCS系统的数据信息更加安全和快速，从而使DCS系统工作更加高效和灵活。