-
公开(公告)号:CN104780122A
公开(公告)日:2015-07-15
申请号:CN201510126871.2
申请日:2015-03-23
Applicant: 中国人民解放军信息工程大学
IPC: H04L12/861
Abstract: 本发明涉及一种基于缓存再分配的层次化片上网络路由器的控制方法,具体为:基于缓存再分配的层次化片上网络路由器含有输入模块、路由仲裁器和交叉开关模块,输入模块中含有输入缓存模块、地址译码器和端口控制器;首先判断输入缓存模块是否有数据包,然后根据数据包flit类型进行路由;地址译码器首先对输入缓存模块中可转发的head flit数据包进行地址解析,确定路由目的地址,然后依据路由算法向相应端口对应的仲裁器发出请求;一旦接收到仲裁器的响应信号,在判定下一级节点输入缓存有空闲之后,端口控制器将控制交叉开关模块把数据包flit从输入缓存模块转发至对应的输出端口,完成数据包一次路由转发;本发明使得通信的效率高、性能好、实现成本低。
-
公开(公告)号:CN104052663A
公开(公告)日:2014-09-17
申请号:CN201310080008.9
申请日:2013-03-14
Applicant: 中国人民解放军信息工程大学
IPC: H04L12/721 , H04L12/931
Abstract: 本发明涉及一种芯片互联结构实现方法。一种跨域直连大规模片上芯片互联方法,针对目前片上网络结构,1)在对等节点位置,实例化一个本地子网,加上连接到本地子网的本地计算节点作为一个本地计算域;2)在相邻位置的本地计算域之间,通过本地子网的路由节点直接连接,构建片上网络结构的主网。所述跨域直连大规模片上芯片互联结构的路由算法,对于片上芯片互联结构中的每一个本地计算域资源,当数据包从源地址发送出来时首先判断它的目的地址是否在本子网内,如是则采用适合于子网的路由算法传递数据包;如果不在子网内,则首先要将数据包发送到与外部网络相连的路由器,而后在路由器中读取目的地址中的主网地址,根据主网的路由算法,将数据包发送到目的地址所对应的子网中;然后根据数据包中子网的目的地址,通过子网的路由算法将数据包发送到目的地址。
-
公开(公告)号:CN104780122B
公开(公告)日:2018-09-11
申请号:CN201510126871.2
申请日:2015-03-23
Applicant: 中国人民解放军信息工程大学
IPC: H04L12/861
Abstract: 本发明涉及一种基于缓存再分配的层次化片上网络路由器的控制方法,具体为:基于缓存再分配的层次化片上网络路由器含有输入模块、路由仲裁器和交叉开关模块,输入模块中含有输入缓存模块、地址译码器和端口控制器;首先判断输入缓存模块是否有数据包,然后根据数据包flit类型进行路由;地址译码器首先对输入缓存模块中可转发的head flit数据包进行地址解析,确定路由目的地址,然后依据路由算法向相应端口对应的仲裁器发出请求;一旦接收到仲裁器的响应信号,在判定下一级节点输入缓存有空闲之后,端口控制器将控制交叉开关模块把数据包flit从输入缓存模块转发至对应的输出端口,完成数据包一次路由转发;本发明使得通信的效率高、性能好、实现成本低。
-
公开(公告)号:CN104052663B
公开(公告)日:2017-11-17
申请号:CN201310080008.9
申请日:2013-03-14
Applicant: 中国人民解放军信息工程大学
IPC: H04L12/721 , H04L12/931
Abstract: 本发明涉及一种芯片互联结构实现方法。一种跨域直连大规模片上芯片互联方法,针对目前片上网络结构,1)在对等节点位置,实例化一个本地子网,加上连接到本地子网的本地计算节点作为一个本地计算域;2)在相邻位置的本地计算域之间,通过本地子网的路由节点直接连接,构建片上网络结构的主网。所述跨域直连大规模片上芯片互联结构的路由算法,对于片上芯片互联结构中的每一个本地计算域资源,当数据包从源地址发送出来时首先判断它的目的地址是否在本子网内,如是则采用适合于子网的路由算法传递数据包;如果不在子网内,则首先要将数据包发送到与外部网络相连的路由器,而后在路由器中读取目的地址中的主网地址,根据主网的路由算法,将数据包发送到目的地址所对应的子网中;然后根据数据包中子网的目的地址,通过子网的路由算法将数据包发送到目的地址。
-
公开(公告)号:CN103336756B
公开(公告)日:2016-01-27
申请号:CN201310307178.6
申请日:2013-07-19
Applicant: 中国人民解放军信息工程大学
IPC: G06F15/173
Abstract: 本申请公开了一种数据计算节点的生成装置,所述装置包括计算管理器和多个计算单板,每个所述计算单板通过交换网络相连接;所述计算管理器通过所述交换网络与每个所述计算单板相连接,用于接收包括有待计算任务的计算需求值的数据计算请求,计算与所述计算需求值相对应的计算单板的目标数量值,确定数量与所述目标数量值等同的计算单板,将确定的计算单板通过可重构网络进行连接,组成用于对所述待计算任务中的数据进行计算的计算强节点。通过本申请实施例,在解决计算的可扩展性的前提下,不仅提高了数据传输效率及数据计算性能,同时利用紧耦合得到的计算强节点从实质上提高了对目标任务的数据计算性能,从根本上解决局部强通信的需求问题。
-
公开(公告)号:CN103631527A
公开(公告)日:2014-03-12
申请号:CN201210296106.1
申请日:2012-08-20
Applicant: 中国人民解放军信息工程大学
IPC: G06F3/06
Abstract: 本发明涉及一种基于两级交换架构的DSP处理器阵列实现方法;具体为:采用两级交换互连的方式将N个高性能DSP处理器进行紧耦合连接,组成DSP处理器阵列;一级互连通过RapidIO交换接口实现每个底板单元内的各DSP处理器间的互连,二级互连通过Infiniband交换接口实现M个底板单元间的连接;在一级互连中,采用刀片服务器作为底板单元的底板,每个底板承载P片DSP处理器芯片;刀片服务器通过FPGA和连接器建立底板单元对外连接的IB接口,各DSP处理器芯片与FPGA通过SRIO技术交换互连,FPGA再通过连接器连接IB接口;在二级互连中,各底板单元的IB接口通过Infiniband交换芯片连接在一起;本发明能够提供更高的数字处理能力,有效提高了系统效能。
-
公开(公告)号:CN103336756A
公开(公告)日:2013-10-02
申请号:CN201310307178.6
申请日:2013-07-19
Applicant: 中国人民解放军信息工程大学
IPC: G06F15/173
Abstract: 本申请公开了一种数据计算节点的生成装置,所述装置包括计算管理器和多个计算单板,每个所述计算单板通过交换网络相连接;所述计算管理器通过所述交换网络与每个所述计算单板相连接,用于接收包括有待计算任务的计算需求值的数据计算请求,计算与所述计算需求值相对应的计算单板的目标数量值,确定数量与所述目标数量值等同的计算单板,将确定的计算单板通过可重构网络进行连接,组成用于对所述待计算任务中的数据进行计算的计算强节点。通过本申请实施例,在解决计算的可扩展性的前提下,不仅提高了数据传输效率及数据计算性能,同时利用紧耦合得到的计算强节点从实质上提高了对目标任务的数据计算性能,从根本上解决局部强通信的需求问题。
-
-
-
-
-
-