一种乒乓缓冲装置
    1.
    发明授权

    公开(公告)号:CN100349442C

    公开(公告)日:2007-11-14

    申请号:CN200410042872.0

    申请日:2004-05-28

    Abstract: 本发明公开了一种乒乓缓存装置,包括数据附加信息分析模块、附加信息输入选择器、输入数据分析模块、写缓存选择器、写跳转条件处理模块、乒乓缓存的实体模块、附加信息输出选择器和读缓存选择器。使用本发明的提出的乒乓缓存装置,能够实现只用一套乒乓缓存实体即可对数据流中不同类型数据进行分类缓存,本发明提出的乒乓装置,扩展了传统乒乓缓存的功能,有效地解决了使用传统乒乓缓存浪费资源的问题,节省了电路资源,提高了系统中数据缓存的效率。

    一种异步AHB互连矩阵接口装置

    公开(公告)号:CN100461145C

    公开(公告)日:2009-02-11

    申请号:CN200610078812.3

    申请日:2006-05-08

    Abstract: 本发明公开了一种异步AHB互连矩阵接口装置,其包括多个AHB主器件控制模块,一AHB请求仲裁模块,至少一AHB从器件控制模块;每一AHB主器件控制模块包含主器件控制器、第一异步锁存单元以及第二异步锁存单元;所述AHB从器件控制模块包含从器件控制器、寄存器组;所述AHB主器件控制模块用于以异步时钟锁存方式接收AHB主器件发过来的命令,将其信号转换为AHB从器件时钟域信号,并在对接之后与AHB从器件控制模块进行参数与数据的异步时钟数据交换。本发明装置使各AHB主器件和AHB从器件可以处于不同时钟域,AHB协议信号传输正确完整,提高了系统总线的速度及运作效率。

    一种多通道高级数据链路控制器

    公开(公告)号:CN100446578C

    公开(公告)日:2008-12-24

    申请号:CN200480043660.2

    申请日:2004-08-02

    CPC classification number: H04L69/14

    Abstract: 本发明多通道HDLC控制器,用于实现多通道HDLC与系统的对接,将数据以多通道HDLC方式进行组织,然后通过时分复用接口传送数据,同时通过AHB总线接口与使用HDLC控制器的系统内存相连,在本发明中,部分HDLC控制器工作所需的临时参数被放在HDLC控制器之外,通过内部逻辑从外部调用这些参数。本发明采用非RISC设计、全电路实现,无需采用通用的RISC,并为HDLC设置专门的接口,设计难度小;本发明将多通道HDLC控制器工作所需要的临时参数存放在内存中,节省了多通道HDLC控制器本身的硬件资源。此外,对于多通道HDLC控制器中多通道的数据发送或者接收,一个多通道HDLC控制器的所有通道共用一套控制逻辑,也节省了很多硬件资源。

    多时钟域系统复位电路

    公开(公告)号:CN100392560C

    公开(公告)日:2008-06-04

    申请号:CN200510098560.6

    申请日:2005-09-02

    Abstract: 本发明公开了一种多时钟域系统复位电路,包括信号延迟部件;双输入单输出的与门1;异步复位类型的主控制时钟域触发器1、异步复位类型的主控制时钟域触发器2;异步复位类型的副控制时钟域触发器1、异步复位类型的副控制时钟域触发器2;异步复位类型的被控制时钟域触发器1、异步复位类型的被控制时钟域触发器2;采用本发明所述的电路,系统对外部复位信号的毛刺不敏感,不会呈亚稳态,系统正常复位;系统中数据通路的传输路径可以比较长;触发器输出不会出现不确定值;不同时钟域的复位顺序化功能消除多时钟域系统复位时的数据传输紊乱,复位阶段数据传输的正确性由复位电路保证,模块电路设计者只需考虑正常工作时数据传输的正确性而不必关心如何保证复位阶段的数据传输正确性。

    一种利用DMA控制器实现二维数据搬运的方法

    公开(公告)号:CN101059784A

    公开(公告)日:2007-10-24

    申请号:CN200610066664.3

    申请日:2006-04-17

    Abstract: 本发明公开了一种利用DMA控制器实现二维数据搬运的方法,其增加设置源基地址寄存器、目标基地址寄存器、界限寄存器、及步幅寄存器,其包括以下步骤:所述DMA控制器从源地址寄存器中取出源地址,获取该地址所保存的数据,并判断该存储器空间是否为最后一块存储器空间,如果不是,则根据步幅寄存器中的值,计算出下一个要访问的源地址,存放到源地址寄存器中;如果是,则要跳转到第一块存储器空间的下一个地址,将该地址存放到源地址寄存器中。本发明方法由于采用二维跳转的方法,实现了DMA控制器支持二维数据搬运过程。

    一种多通道高级数据链路控制器

    公开(公告)号:CN1994002A

    公开(公告)日:2007-07-04

    申请号:CN200480043660.2

    申请日:2004-08-02

    CPC classification number: H04L69/14

    Abstract: 本发明多通道HDLC控制器,用于实现多通道HDLC与系统的对接,将数据以多通道HDLC方式进行组织,然后通过时分复用接口传送数据,同时通过AHB总线接口与使用HDLC控制器的系统内存相连,在本发明中,部分HDLC控制器工作所需的临时参数被放在HDLC控制器之外,通过内部逻辑从外部调用这些参数。本发明采用非RISC设计、全电路实现,无需采用通用的RISC,并为HDLC设置专门的接口,设计难度小;本发明将多通道HDLC控制器工作所需要的临时参数存放在内存中,节省了多通道HDLC控制器本身的硬件资源。此外,对于多通道HDLC控制器中多通道的数据发送或者接收,一个多通道HDLC控制器的所有通道共用一套控制逻辑,也节省了很多硬件资源。

    先进高性能系统总线连接装置及先进高性能系统总线装置

    公开(公告)号:CN100517283C

    公开(公告)日:2009-07-22

    申请号:CN200710089158.0

    申请日:2007-03-20

    Inventor: 陈家锦

    Abstract: 本发明公开了一种先进高性能系统总线连接装置及先进高性能系统总线,其中该先进高性能系统总线连接装置包括先进高性能系统总线AHB主器件控制模块、AHB请求仲裁模块和AHB从器件控制模块,其中:所述AHB主器件控制模块包括至少2组前后设置的第一寄存器,每组第一寄存器用于接收并锁存输入信号;所述AHB从器件控制模块包括至少一组第二寄存器,第二寄存器用于锁存输入及输出信号;所述AHB主器件控制模块、AHB请求仲裁模块和所述AHB从器件控制模块之间通过第一寄存器和第二寄存器实现交互。本发明通过采用流水线方式(寄存器实现),使得系统总线频率得以提升的同时,提高了数据写操作的处理效率。

    一种利用DMA控制器实现二维数据搬运的方法

    公开(公告)号:CN101059785A

    公开(公告)日:2007-10-24

    申请号:CN200610066665.8

    申请日:2006-04-17

    Abstract: 本发明公开了一种利用DMA控制器实现二维数据搬运的方法,其在DMA控制器中增加设置链表项地址寄存器,所述方法包括步骤:给各寄存器赋值,将源地址、目标地址、链表项地址依次设置到相应的寄存器中;按照链表项的地址将每块需要搬运的存储器空间所对应的源地址寄存器、目标地址寄存器、链表项地址寄存器以及控制寄存器的值存放入存储器中;所述DMA控制器从源地址寄存器中取出源地址,获取该地址所保存的数据,并地址递增搬运下一个数据,直到当前存储器空间的数据搬运完毕。本发明方法由于采用Scatter/Gather链表项的方法,使DMA控制器支持二维数据搬运。

    多时钟域系统复位电路

    公开(公告)号:CN1924758A

    公开(公告)日:2007-03-07

    申请号:CN200510098560.6

    申请日:2005-09-02

    Abstract: 本发明公开了一种多时钟域系统复位电路,包括信号延迟部件;双输入单输出的与门1;异步复位类型的主控制时钟域触发器1、异步复位类型的主控制时钟域触发器2;异步复位类型的副控制时钟域触发器1、异步复位类型的副控制时钟域触发器2;异步复位类型的被控制时钟域触发器1、异步复位类型的被控制时钟域触发器2;采用本发明所述的电路,系统对外部复位信号的毛刺不敏感,不会呈亚稳态,系统正常复位;系统中数据通路的传输路径可以比较长;触发器输出不会出现不确定值;不同时钟域的复位顺序化功能消除多时钟域系统复位时的数据传输紊乱,复位阶段数据传输的正确性由复位电路保证,模块电路设计者只需考虑正常工作时数据传输的正确性而不必关心如何保证复位阶段的数据传输正确性。

    一种乒乓缓冲装置
    10.
    发明公开

    公开(公告)号:CN1585373A

    公开(公告)日:2005-02-23

    申请号:CN200410042872.0

    申请日:2004-05-28

    Abstract: 本发明公开了一种乒乓缓存装置,包括数据附加信息分析模块、附加信息输入选择器、输入数据分析模块、写缓存选择器、写跳转条件处理模块、乒乓缓存的实体模块、附加信息输出选择器和读缓存选择器。使用本发明的提出的乒乓缓存装置,能够实现只用一套乒乓缓存实体即可对数据流中不同类型数据进行分类缓存,本发明提出的乒乓装置,扩展了传统乒乓缓存的功能,有效地解决了使用传统乒乓缓存浪费资源的问题,节省了电路资源,提高了系统中数据缓存的效率。

Patent Agency Ranking