-
公开(公告)号：CN109344964A
公开(公告)日：2019-02-15
申请号：CN201810894109.2
申请日：2018-08-08
Applicant: 东南大学
IPC: G06N3/063
Abstract: 本发明提出一种适用于神经网络的乘加计算方法和计算电路，涉及模拟集成电路技术领域，实现了低功耗、高速度完成神经网络大规模乘加计算。乘加计算电路包括乘法计算电路阵列和累加计算电路。乘法计算电路阵列由M组乘法计算电路组成，每组乘法计算电路由一个乘法阵列单元和八个选择移位单元组成，采用片上训练实时量化乘法阵列单元阶数，为选择移位单元提供共享输入，实现运算速率的提高及功耗的降低；累加计算电路由延时累加电路、TDC转换电路和相加移位电路串联构成。延时累加电路包含8条可控延时链，动态控制迭代次数，在时间域内对数据多次累加，满足不同网络层计算规模的差异性，节省硬件存储空间、降低计算复杂度、减小数据调度。
-
公开(公告)号：CN109344964B
公开(公告)日：2020-12-29
申请号：CN201810894109.2
申请日：2018-08-08
Applicant: 东南大学
IPC: G06N3/063
Abstract: 本发明提出一种适用于神经网络的乘加计算方法和计算电路，涉及模拟集成电路技术领域，实现了低功耗、高速度完成神经网络大规模乘加计算。乘加计算电路包括乘法计算电路阵列和累加计算电路。乘法计算电路阵列由M组乘法计算电路组成，每组乘法计算电路由一个乘法阵列单元和八个选择移位单元组成，采用片上训练实时量化乘法阵列单元阶数，为选择移位单元提供共享输入，实现运算速率的提高及功耗的降低；累加计算电路由延时累加电路、TDC转换电路和相加移位电路串联构成。延时累加电路包含8条可控延时链，动态控制迭代次数，在时间域内对数据多次累加，满足不同网络层计算规模的差异性，节省硬件存储空间、降低计算复杂度、减小数据调度。
-
-
公开(公告)号：CN107657312A
公开(公告)日：2018-02-02
申请号：CN201710843023.2
申请日：2017-09-18
Applicant: 东南大学
IPC: G06N3/04
CPC classification number: G06N3/0454
Abstract: 本发明公开了一种面向语音常用词识别的二值网络实现系统，用二值化的卷积网络识别语音常用词。其电路结构包括异或乘法器，数模混合矢量矩阵求和模块和基于混合时钟频率的计数量化模块。应用于关键词语音识别、卷积神经网络二值化、以及近似加法器设计。本发明不仅可以减少计算产生的功耗和时间，同时还保证了一定的计算精度，并且简化了计算的复杂度。
-
-
-
Search Results
4
records
(took 0.021 seconds)
