公开(公告)号：CN114500202A

公开(公告)日：2022-05-13

申请号：CN202210136350.5

申请日：2022-02-15

Applicant: 东南大学

Inventor： 陈鹏 ,  张豫 ,  曹振新

IPC: H04L27/10 ,  H04L27/14

Abstract: 本发明公开了采用相关匹配方式对MSK扩频调制信号进行解扩解调，在保留扩频增益、保证解码实时性的同时获得低误码率，并大幅降低资源使用率的FPGA实现方法。传统的FPGA实现并行相关匹配法的MSK解扩解调需要根据码元比特数，设置对应通道的相关运算，各通道均需要大量的加法器和乘法器，导致FPGA资源使用率过高。本发明深入相关匹配法的原理，提取每个相关匹配通道的共有部分并合并，再设计专用的选择模块，将不同的相关匹配通道区分开，传统方法的全并行转换为本发明的部分并行，从而达到实现原有的解码效果和性能，同时大幅度降低FPGA资源使用率的目的。

公开(公告)号：CN114500202B

公开(公告)日：2024-01-26

申请号：CN202210136350.5

申请日：2022-02-15

Applicant: 东南大学

Inventor： 陈鹏 ,  张豫 ,  曹振新

IPC: H04L27/10 ,  H04L27/14

Abstract: 本发明公开了采用相关匹配方式对MSK扩频调制信号进行解扩解调，在保留扩频增益、保证解码实时性的同时获得低误码率，并大幅降低资源使用率的FPGA实现方法。传统的FPGA实现并行相关匹配法的MSK解扩解调需要根据码元比特数，设置对应通道的相关运算，各通道均需要大量的加法器和乘法器，导致FPGA资源使用率过高。本发明深入相关匹配法的原理，提取每个相关匹配通道的共有部分并合并，再设计专用的选择模块，将不同的相关匹配通道区分开，传统方法的全并行转换为本发明的部分并行，从而达到实现原有的解码效果和性能，同时大幅度降低FPGA资源使用率的目的。