公开(公告)号：CN112596698B

公开(公告)日：2024-01-05

申请号：CN202011546043.1

申请日：2020-12-24

Applicant: 东南大学

Inventor： 刘波 ,  丁小灵 ,  王学涛 ,  薛安丰 ,  蔡浩 ,  杨军 ,  时龙兴

IPC: G06F7/50

Abstract: 本发明提出了一种基于多比特近似加法器的双电压动态配置硬件电路结构，属于计算、推算或计数的技术领域。该硬件电路结构包括：输入要素获取模块，近似位宽配置模块，双电源电压动态配置模块，错误检测模块。具体实现为：首先针对所需配置的系统获取其可容忍误差和输入数据位宽，对多比特近似加法器进行近似位宽配置，在动态调整近似位宽的过程中与系统可容忍误差比较，使近似加法器在满足系统误差要求的情况下配置最大近似位宽，达到降低功耗的目标。然后基于所配置的近似位宽对近似计算部分的电源电压进行调整，通过降低近似计算部分电源电压可以有效降低功耗，并且在电源电压动态调节的过程中不断进行错误检测从而保证正确性。

公开(公告)号：CN112596698A

公开(公告)日：2021-04-02

申请号：CN202011546043.1

申请日：2020-12-24

Applicant: 东南大学

Inventor： 刘波 ,  丁小灵 ,  王学涛 ,  薛安丰 ,  蔡浩 ,  杨军 ,  时龙兴

IPC: G06F7/50

Abstract: 本发明提出了一种基于多比特近似加法器的双电压动态配置硬件电路结构，属于计算、推算或计数的技术领域。该硬件电路结构包括：输入要素获取模块，近似位宽配置模块，双电源电压动态配置模块，错误检测模块。具体实现为：首先针对所需配置的系统获取其可容忍误差和输入数据位宽，对多比特近似加法器进行近似位宽配置，在动态调整近似位宽的过程中与系统可容忍误差比较，使近似加法器在满足系统误差要求的情况下配置最大近似位宽，达到降低功耗的目标。然后基于所配置的近似位宽对近似计算部分的电源电压进行调整，通过降低近似计算部分电源电压可以有效降低功耗，并且在电源电压动态调节的过程中不断进行错误检测从而保证正确性。