-
公开(公告)号：CN1752981A
公开(公告)日：2006-03-29
申请号：CN200510047558.6
申请日：2005-10-26
Applicant: 东北大学 , 沈阳市嵌入式技术工程研究中心
IPC: G06F17/40
Abstract: 本发明公开一种即插即用高速多通道智能化综合数据采集系统，具有数字信号处理器，其数字信号输入端接有模/数转换器，外部存储器接口接有随机存储器及闪存，数字信号处理器通过通用串行总线与上位机相连；所述闪存或上位机中存有数据采集与处理程序。本发明具有采集通道可扩展、可配置，可通过即插即用的连接方式动态装载数字信号进行预处理，并能够进行高速同步采集与智能等周期采集等特点。
-
公开(公告)号：CN101727423B
公开(公告)日：2011-12-07
申请号：CN200810228134.3
申请日：2008-10-17
Applicant: 东北大学
Abstract: 本发明涉及一种可重配置FPGA上可抢占硬件多任务系统及其实现方法，系统包括可重配置逻辑模块，通过通信接口与总线宏相连接；硬件任务访问控制器，通过总线宏与可重配置逻辑模块相连；ICAP控制器，通过ICAP接口与可重配置逻辑模块相连；外部存储器控制器，与FPGA外部存储器相联；微处理器，通过总线宏与硬件任务访问控制器相连；方法为：要求任务i运行；判断是否有容纳任务i运行的空间；如没有则选择正在执行的任务j；停止任务j时钟，读取硬件任务j；将硬件任务i的比特流从外部存储器控制器读取至ICAP控制器；判断任务i是否是曾经被执行并被抢占的任务；如果是，则将任务i的状态信息写入状态寄存器。本发明降低了硬件任务抢占时的时间开销，硬件任务恢复时比特流下载的时间短。
-
Patent Agency Ranking
公开(公告)号：CN100388285C
公开(公告)日：2008-05-14
申请号：CN200510047558.6
申请日：2005-10-26
Applicant: 东北大学 , 沈阳市嵌入式技术工程研究中心
IPC: G06F17/40
Abstract: 本发明公开一种即插即用高速多通道智能化综合数据采集系统，具有数字信号处理器，其数字信号输入端接有模/数转换器，外部存储器接口接有随机存储器及闪存，数字信号处理器通过通用串行总线与上位机相连；所述闪存或上位机中存有数据采集与处理程序。本发明具有采集通道可扩展、可配置，可通过即插即用的连接方式动态装载数字信号进行预处理，并能够进行高速同步采集与智能等周期采集等特点。
-
公开(公告)号：CN118012778A
公开(公告)日：2024-05-10
申请号：CN202410282713.5
申请日：2024-03-13
Applicant: 东北大学
Abstract: 本发明的一种分段式多路径任务的概率时序分析方法，包括：生成目标多路径任务的控制流图；基于目标多路径任务的控制流图构建函数级控制流图；以获得的函数级控制流图和函数级控制流图中待分段函数名称合集作为输入，寻找各个待分段函数的割点，输出分段结果；执行目标多路径任务，收集待分段函数各个任务段的执行时间，基于极值理论进行单个任务段的极值分布参数估计和目标多路径任务的pWCET分布估计。该方法结合静态分析和基于测量的方法优点，使分析路径大大减少，提高了分析效率，通过对控制流图进行分段减少了多路径任务的复杂度，通过卷积方法求解任务段的联合分布上界，使得pWCET分析效率更高，估值结果更灵活、安全。
-
公开(公告)号：CN106484539A
公开(公告)日：2017-03-08
申请号：CN201610894013.7
申请日：2016-10-13
Applicant: 东北大学
IPC: G06F9/50 , G06F12/0811
CPC classification number: G06F9/5011 , G06F12/0811
Abstract: 一种处理器缓存特性的获取方法，属于计算机软件技术领域，包括步骤1：使用超级页分配内存；步骤2：判断是否存在组竞争自适应替换策略；步骤3：选择需要执行的替换策略；步骤4：为不需要执行的组竞争自适应替换策略对应的专用组上生成选择序列；步骤5：执行选择序列；步骤6：为处理器缓存组生成检测序列；步骤7：为检测序列执行过程分配最高优先级；步骤8：执行检测序列，分析处理器缓存特性；本发明通过运行软件的方式获得处理器缓存上的硬件特性，无需使用额外设备；所使用的技术手段能够对现今多数主流处理器的缓存结构进行检测，且具有成本低、方便实施、使用范围广的优点。
-
公开(公告)号：CN101727423A
公开(公告)日：2010-06-09
申请号：CN200810228134.3
申请日：2008-10-17
Applicant: 东北大学
Abstract: 本发明涉及一种可重配置FPGA上可抢占硬件多任务系统及其实现方法，系统包括可重配置逻辑模块，通过通信接口与总线宏相连接；硬件任务访问控制器，通过总线宏与可重配置逻辑模块相连；ICAP控制器，通过ICAP接口与可重配置逻辑模块相连；外部存储器控制器，与FPGA外部存储器相联；微处理器，通过总线宏与硬件任务访问控制器相连；方法为：要求任务i运行；判断是否有容纳任务i运行的空间；如没有则选择正在执行的任务j；停止任务j时钟，读取硬件任务j；将硬件任务i的比特流从外部存储器控制器读取至ICAP控制器；判断任务i是否是曾经被执行并被抢占的任务；如果是，则将任务j的状态信息写入状态寄存器。本发明降低了硬件任务抢占时的时间开销，硬件任务恢复时比特流下载的时间短。
-
公开(公告)号：CN116719653A
公开(公告)日：2023-09-08
申请号：CN202310318528.2
申请日：2023-03-28
Applicant: 东北大学
IPC: G06F11/00
Abstract: 本发明的一种基于测量技术的多核共享缓存上概率化时序分析方法，包括：步骤1：使用探测程序获得多核系统中每个处理器核心上干扰程序在特定共享缓存set上的最大访问率；步骤2：通过步骤1获得的干扰程序在共享缓存上的访问信息开发其代理程序；步骤3：使用代理程序与目标程序并行，获得执行时间样本，基于极值理论进行Gumbel分布函数的参数估计和目标程序的pWCET估计。该方法通过探究并证明一组Gumbel分布函数中存在上界约束条件，通过构造代理程序寻求Gumbel分布参数的上界，最终估计更为安全的pWCET值。
-
-
-
-
-
-
Search Results
7
records
(took 0.016 seconds)
