集成电路版图的检测方法、装置、设计方法与电子设备

    公开(公告)号:CN111159971B

    公开(公告)日:2023-09-22

    申请号:CN201911343537.7

    申请日:2019-12-20

    发明人: 高敬 周玉洁 孙坚

    IPC分类号: G06F30/398

    摘要: 本发明提供了一种集成电路版图的检测方法、装置、设计方法与电子设备,所述的方法,包括:确定所需检测的当前金属网络的GDS文件;自所述GDS文件获取各金属线的金属线坐标;自所述GDS文件获取现有过孔的坐标;根据所述金属线坐标与所述现有过孔的坐标,确定遗漏过孔和/或缺失过孔的坐标。本发明可有效避免因过孔遗漏或缺失所导致的金属线电阻增加,进而避免芯片功能紊乱、电迁移以及直接烧毁等情况的发生。

    一种敏感电路的版图设计方法及版图

    公开(公告)号:CN109657315B

    公开(公告)日:2023-07-07

    申请号:CN201811500009.3

    申请日:2018-12-07

    发明人: 高敬 周玉洁 孙坚

    IPC分类号: G06F30/392

    摘要: 本发明公开了一种敏感电路的版图设计方法及版图,该方法用于清除金属密度不足,包括如下步骤:如果敏感电路的版图的金属密度没有达到要求,则从焊盘上引入一条金属线;在所述敏感电路版图的周边和内部添加若干满足金属密度要求的衬底接触,以提高敏感电路版图金属密度;同时,将所述衬底接触连接到所述金属线上。本发明用于消除金属密度不足,同时保证芯片的性能不受影响。