公开(公告)号：CN111897674A

公开(公告)日：2020-11-06

申请号：CN202010790229.5

申请日：2020-08-07

Applicant: 上海富瀚微电子股份有限公司

Inventor： 张宇帆 ,  金永明 ,  杨超 ,  张熠阳 ,  吕毓达

IPC: G06F11/10

Abstract: 本发明提供的循环冗余校验电路IP核实现系统包括寄存器配置模块、预处理模块、并行模除模块、输入位宽控制模块、输出和反馈处理模块；本发明通过输入位宽控制模块和预处理模块对有效数据进行拼接处理，实现了CRC32/16/8算法的兼容，满足了现代SOC大位宽总线的需求，提高了运算的速度，还支持了一次数据的CRC计算中根据起始地址和数据长度对输入并行宽度进行8/16/24/32的自适应调节。

公开(公告)号：CN111897674B

公开(公告)日：2024-07-19

申请号：CN202010790229.5

申请日：2020-08-07

Applicant: 上海富瀚微电子股份有限公司

Inventor： 张宇帆 ,  金永明 ,  杨超 ,  张熠阳 ,  吕毓达

IPC: G06F11/10

Abstract: 本发明提供的循环冗余校验电路IP核实现系统包括寄存器配置模块、预处理模块、并行模除模块、输入位宽控制模块、输出和反馈处理模块；本发明通过输入位宽控制模块和预处理模块对有效数据进行拼接处理，实现了CRC32/16/8算法的兼容，满足了现代SOC大位宽总线的需求，提高了运算的速度，还支持了一次数据的CRC计算中根据起始地址和数据长度对输入并行宽度进行8/16/24/32的自适应调节。