集成在基板上的液晶显示装置的驱动电路

    公开(公告)号:CN102054443B

    公开(公告)日:2012-12-26

    申请号:CN200910198136.7

    申请日:2009-11-03

    Abstract: 本发明涉及一种集成在基板上的液晶显示装置的驱动电路,该驱动电路包括:串接的第一上拉晶体管和第一下拉晶体管;串接第二上拉晶体管和第二下拉晶体管;用于接收第一触发信号的第一晶体管和用于接收第二触发信号的第二晶体管,该第一晶体管的一端与该第二晶体管的一端连接,该第一晶体管、第二晶体管的连接端控制该第一上拉晶体管和该第二下拉晶体管的导通与截止;用于接收该第一触发信号的第三晶体管和用于接收该第二触发信号的第四晶体管,该第三晶体管的一端与该第四晶体管的一端连接,该第三晶体管、第四晶体管的连接端控制该第二上拉晶体管和第一下拉晶体管的导通与截止。本发明的液晶显示装置的驱动电路能够调整输出信号的相位和脉冲数目。

    驱动装置、移位装置、缓冲器、移位寄存器及驱动方法

    公开(公告)号:CN101847374A

    公开(公告)日:2010-09-29

    申请号:CN200910048364.6

    申请日:2009-03-23

    Inventor: 郑泰宝 陈飞

    Abstract: 本发明公开了驱动装置、移位装置、移位寄存器、缓冲器、液晶显示器以及驱动方法,其中驱动装置包括:移位单元,所述移位单元包括至少两级串联的移位寄存器,第n级的所述移位寄存器根据第n级移位时钟信号、第n-1级移位数据、以及第n-1级移位数据的反相位数据,输出第n级移位数据和第n级移位数据的反相位数据;缓冲单元,所述缓冲单元包括至少两级缓冲器,所述缓冲器与所述移位寄存器相连,输出驱动信号,其中,n为自然数。其中通过移位数据在移位单元的移位寄存器之间单向传递,因此某一级的缓冲器发生问题不会影响所连接的移位寄存器,这样使得驱动装置正确率更高。

    集成在基板上的液晶显示装置的驱动电路

    公开(公告)号:CN102054443A

    公开(公告)日:2011-05-11

    申请号:CN200910198136.7

    申请日:2009-11-03

    Abstract: 本发明涉及一种集成在基板上的液晶显示装置的驱动电路,该驱动电路包括:串接的第一上拉晶体管和第一下拉晶体管;串接第二上拉晶体管和第二下拉晶体管;用于接收第一触发信号的第一晶体管和用于接收第二触发信号的第二晶体管,该第一晶体管的一端与该第二晶体管的一端连接,该第一晶体管、第二晶体管的连接端控制该第一上拉晶体管和该第二下拉晶体管的导通与截止;用于接收该第一触发信号的第三晶体管和用于接收该第二触发信号的第四晶体管,该第三晶体管的一端与该第四晶体管的一端连接,该第三晶体管、第四晶体管的连接端控制该第二上拉晶体管和第一下拉晶体管的导通与截止。本发明的液晶显示装置的驱动电路能够调整输出信号的相位和脉冲数目。

    移位单元、移位装置和液晶显示器

    公开(公告)号:CN102005168B

    公开(公告)日:2013-04-03

    申请号:CN200910195102.2

    申请日:2009-08-31

    Inventor: 郑泰宝 陈飞

    Abstract: 一种移位单元、移位装置和液晶显示器。所述移位单元包括:上拉驱动单元,由第一输入控制信号控制,将中间控制信号上拉至第一电平;下拉驱动单元,由第一时钟信号和第二输入控制信号控制,产生控制信号,所述控制信号为与第二时钟信号关联的脉冲信号;上拉复位单元,由第二输入控制信号和控制信号控制,第一时钟信号和第二时钟信号将中间控制信号复位;下拉复位单元,由中间控制信号控制,将控制信号下拉至第二电平;上拉单元,由中间控制信号控制,输出与第二时钟信号关联的栅驱动信号;下拉单元,由控制信号和第一时钟信号控制,第一时钟信号和第二时钟信号将栅驱动信号复位。所述移位单元、移位装置和液晶显示器可以降低功耗和提高稳定性。

    驱动装置、移位装置、缓冲器、移位寄存器及驱动方法

    公开(公告)号:CN101847374B

    公开(公告)日:2012-10-31

    申请号:CN200910048364.6

    申请日:2009-03-23

    Inventor: 郑泰宝 陈飞

    Abstract: 本发明公开了驱动装置、移位装置、移位寄存器、缓冲器、液晶显示器以及驱动方法,其中驱动装置包括:移位单元,所述移位单元包括至少两级串联的移位寄存器,第n级的所述移位寄存器根据第n级移位时钟信号、第n-1级移位数据、以及第n-1级移位数据的反相位数据,输出第n级移位数据和第n级移位数据的反相位数据;缓冲单元,所述缓冲单元包括至少两级缓冲器,所述缓冲器与所述移位寄存器相连,输出驱动信号,其中,n为自然数。其中通过移位数据在移位单元的移位寄存器之间单向传递,因此某一级的缓冲器发生问题不会影响所连接的移位寄存器,这样使得驱动装置正确率更高。

    移位寄存器及使用该移位寄存器的液晶显示器

    公开(公告)号:CN101335050B

    公开(公告)日:2011-02-09

    申请号:CN200710042627.3

    申请日:2007-06-26

    Inventor: 陈飞 凌志华 马骏

    Abstract: 本发明提供一种移位寄存器以及使用该移位寄存器的液晶显示器,该移位寄存器包括用以接收输入信号的输入端,用以提供输出信号以响应所述输入信号的输出端;上拉装置,用以接收第一时钟信号或第二时钟信号的相应一个,并为所述输出端提供高电平输出信号;上拉驱动装置,接收所述输入端的输入信号,并驱动所述上拉装置;包括第一下拉装置和第二下拉装置的下拉模块;和下拉驱动装置,接收来自下一级的输出信号,并驱动所述下拉模块,并且所述第一下拉装置和所述第二下拉装置交替为所述输出端提供低电平输出信号。

    移位单元、移位装置和液晶显示器

    公开(公告)号:CN102005168A

    公开(公告)日:2011-04-06

    申请号:CN200910195102.2

    申请日:2009-08-31

    Inventor: 郑泰宝 陈飞

    Abstract: 一种移位单元、移位装置和液晶显示器。所述移位单元包括:上拉驱动单元,由第一输入控制信号控制,将中间控制信号上拉至第一电平;下拉驱动单元,由第一时钟信号和第二输入控制信号控制,产生控制信号,所述控制信号为与第二时钟信号关联的脉冲信号;上拉复位单元,由第二输入控制信号和控制信号控制,第一时钟信号和第二时钟信号将中间控制信号复位;下拉复位单元,由中间控制信号控制,将控制信号下拉至第二电平;上拉单元,由中间控制信号控制,输出与第二时钟信号关联的栅驱动信号;下拉单元,由控制信号和第一时钟信号控制,第一时钟信号和第二时钟信号将栅驱动信号复位。所述移位单元、移位装置和液晶显示器可以降低功耗和提高稳定性。

    移位寄存器以及使用该移位寄存器的液晶显示器

    公开(公告)号:CN101339809B

    公开(公告)日:2011-01-05

    申请号:CN200710043379.4

    申请日:2007-07-02

    Inventor: 马骏 凌志华 陈飞

    Abstract: 本发明提供一种移位寄存器以及使用该移位寄存器的液晶显示器,该移位寄存器具有用以接收信号的输入端;用以输出信号的输出端;第一切换装置,与第一时钟信号相连,为输出端提供高电压电平或低电压电平;第二切换装置,与低电平电压源相连,用以与所述第一切换装置交替为所述输出端提供低电压电平;以及控制装置,与低电平电压源、高电平电压源、第一时钟信号、第二时钟信号相连,用以控制第一切换装置和第二切换装置。

    移位寄存器以及使用该移位寄存器的液晶显示器

    公开(公告)号:CN101339809A

    公开(公告)日:2009-01-07

    申请号:CN200710043379.4

    申请日:2007-07-02

    Inventor: 马骏 凌志华 陈飞

    Abstract: 本发明提供一种移位寄存器以及使用该移位寄存器的液晶显示器,该移位寄存器具有用以接收信号的输入端;用以输出信号的输出端;第一切换装置,与第一时钟信号相连,为输出端提供高电压电平或低电压电平;第二切换装置,与低电平电压源相连,用以与所述第一切换装置交替为所述输出端提供低电压电平;以及控制装置,与低电平电压源、高电平电压源、第一时钟信号、第二时钟信号相连,用以控制第一切换装置和第二切换装置。

    移位寄存器及使用该移位寄存器的液晶显示器

    公开(公告)号:CN101335050A

    公开(公告)日:2008-12-31

    申请号:CN200710042627.3

    申请日:2007-06-26

    Inventor: 陈飞 凌志华 马骏

    Abstract: 本发明提供一种移位寄存器以及使用该移位寄存器的液晶显示器,该移位寄存器包括用以接收输入信号的输入端,用以提供输出信号以响应所述输入信号的输出端;上拉装置,用以接收第一时钟信号或第二时钟信号的相应一个,并为所述输出端提供高电平输出信号;上拉驱动装置,接收所述输入端的输入信号,并驱动所述上拉装置;包括第一下拉装置和第二下拉装置的下拉模块;和下拉驱动装置,接收来自下一级的输出信号,并驱动所述下拉模块,并且所述第一下拉装置和所述第二下拉装置交替为所述输出端提供低电平输出信号。

Patent Agency Ranking