公开(公告)号：CN102663169B

公开(公告)日：2014-12-17

申请号：CN201210075791.5

申请日：2012-03-21

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 李卓远 ,  陈刚

IPC: G06F17/50

Abstract: 本发明公开了一种集成电路版图设计规则检查的方法，将版图图形抽象成为由一系列的水平边界定义的多边形数据表示，定义并实现多边形特征抽取方法、多边形之间的逻辑运算方法、多边形连通区域和边界边的枚举遍历操作方法，在此基础之上，进行设计规则的检查和标记。本发明能够进行互连线矩形和版图多边形之间的数据结构相互转化，定义并实现了多边形操作以及多边形边界边的遍历枚举操作方法，在此基础之上进行设计规则的检查。对于版图中存在违反设计规则的图形区域，本发明提出的方法也会对其作出启发性的标记，供自动布线工具进行局部区域的拆分重布或是设计人员进行版图的微调。

公开(公告)号：CN102663170B

公开(公告)日：2014-08-20

申请号：CN201210075806.8

申请日：2012-03-21

Applicant: 上海复旦微电子集团股份有限公司

Inventor： 陈刚 ,  李卓远 ,  王似飞

IPC: G06F17/50

Abstract: 本发明公开了一种集成电路版图最小通孔数目设计规则(MinimumCutRule)的检查方法。本发明将版图图形抽象成为由一系列的水平边界定义的多边形数据表示，依据多边形特征提取方法、多边形间的逻辑运算方法、多边形连通区域和边界边的枚举遍历操作方法，进行最小通孔数目设计规则的检查和标记。本发明能够从芯片上的待检测线网中快速、完全精确的提取出其中的宽大走线(Fatwire)以及与其相邻的细小走线(Halo)，保证了最小通孔数目设计规则检查的准确性和高性能。对于版图中存在违反设计规则的图形区域，本发明对其作出启发性的标记，供自动布线工具进行局部区域的拆分重布或是设计人员进行版图的手动微调。