-
公开(公告)号：CN119919272A
公开(公告)日：2025-05-02
申请号：CN202311425572.X
申请日：2023-10-30
Applicant: 上海复旦微电子集团股份有限公司
Abstract: 本发明公开一种用于分割网络后处理的硬件加速电路及方法，所述电路包括：控制模块、Argmax模块、缓冲区模块、以及插值模块；所述控制模块，用于接受处理器单元的控制，控制所述Argmax模块、所述缓冲区模块、以及所述插值模块的工作；所述Argmax模块，用于读取并寄存外部单元的输出数据，选出每个像素点的多个通道中的最大值及其索引，将选出的最大值的索引值与所述外部单元的输出数据一并保存至所述缓冲区模块中；所述插值模块，用于从所述缓冲区模块采样所述Argmax模块的计算结果，根据采样数据对所述外部单元的输出数据进行插值，得到分割网络的处理结果。利用本发明方案，可以减少计算量，提高计算速度，降低对处理平台的要求。
Search Results
1
records
(took 0.024 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
