基于FPGA阵列实现大规模多通道全互联的硬件处理平台

    公开(公告)号:CN110880959A

    公开(公告)日:2020-03-13

    申请号:CN201911324772.X

    申请日:2019-12-20

    Abstract: 本发明涉及一种基于FPGA阵列实现大规模多通道全互联的硬件处理平台,包括多个基带子框,所述的多个基带子框通过光纤、射频线缆和排线连接,所述的基带子框的内部电路板卡包括:基带板,板载四块FPGA单元;扩展板,通过底板与基带板相连接;背板,为基带板提供基带位,为扩展板提供扩展位,通过PCIE通路与基带板连接,通过扩展通路与扩展板相连接。采用了本发明的基于FPGA阵列实现大规模多通道全互联的硬件处理平台,以FPGA为基本单元,实现了大规模多通道信号的实时处理,本发明的平台包含扩展板卡,可以实现不同平台之间的设备间互联。本发明的全Mesh型硬件架构具有灵活性,可通过增加板卡来扩展处理能力,也可以根据需求减少板卡数量来降低成本。

    一种实现4G及5G TDD双向信道模拟器自动收发隔离的装置

    公开(公告)号:CN109302199A

    公开(公告)日:2019-02-01

    申请号:CN201810455586.9

    申请日:2018-05-14

    Abstract: 本发明公开了一种实现4G及5G TDD双向信道模拟器自动收发隔离的装置,包括第一SPDT和耦合器,端口1通过第一SPDT,切换发射信号和接收信号,发射信号经过第二SPDT传输到端口2,接收信号经过第三SPDT传输到端口3,端口1到端口3的通道,经过耦合器,再放大后送入检波器,得到检波电压,经过比较器后输出高低电平信号,传送给端口4。本发明可以实现快速收发双向通道切换,尤其适用于宽频带4G TD-LTE及TD-LTE-A双向信道模拟器,5G TDD双向信道模拟器,以及其他TDD宽频带双向收发的信道模拟。

    基于DDR实现大规模FIFO数据处理的系统、方法、装置、处理器及其存储介质

    公开(公告)号:CN114090472A

    公开(公告)日:2022-02-25

    申请号:CN202111448215.6

    申请日:2021-11-30

    Inventor: 李广兴 沈伟豪

    Abstract: 本发明涉及一种基于DDR实现大规模FIFO数据处理的系统,包括入口异步时钟域FIFO;突发读写数据块链表,通过数据位宽及数据块长度的设置,写入数据块链表和读出数据块链表;DDR4AXI接口与流控状态机及突发读写链表进行交互;出口异步时钟域FIFO;流控状态机,用于数据流控,监控入口异步时钟域FIFO、DDR4AXI接口和出口异步时钟域FIFO的数据流的写入和读取。本发明还涉及一种利用DDR实现基于DDR的大规模FIFO数据处理的方法。采用了本发明的基于DDR实现大规模FIFO数据处理的系统、方法、装置、处理器及其计算机可读存储介质,提高了时间利用率,有效提高了数据采集效率,并且增大了FIFO存储深度,保证了较长时间的连续数据采集。

    用于采集超宽带无线信号的系统及其方法

    公开(公告)号:CN113794481A

    公开(公告)日:2021-12-14

    申请号:CN202111073858.7

    申请日:2021-09-14

    Inventor: 李广兴

    Abstract: 本发明涉及一种用于采集超宽带无线信号的系统,包括抗混叠滤波器,用于进行抗混叠处理;ADC通信单元用于将数据传输至FPGA;JESD204B双核同步单元,用于通过两个FIFO单元进行跨时钟域数据传输;数据缓存单元,实现定时定量的连续数据缓存;DSP数据处理单元,用于对缓存数据进行连续读取,并进行数字下变频及滤波处理;处理数据缓存单元将处理得到的IQ数据缓存在DDR4存储器。本发明还涉及一种用于采集超宽带无线信号的方法。采用了本发明的用于采集超宽带无线信号的系统及其方法,充分利用硬件电路提供的存储单元,将空间资源变换为时间资源,保证超大带宽信号数据流的可靠存储和访问。通过缓存的方式,等比例改变数字下变频时钟,降低了高速信号处理的难度。

    实现自动化超宽带无线信号采集传输处理的系统、方法、装置、处理器及其存储介质

    公开(公告)号:CN113949466A

    公开(公告)日:2022-01-18

    申请号:CN202111374940.3

    申请日:2021-11-19

    Inventor: 李广兴

    Abstract: 本发明涉及一种实现自动化超宽带无线信号采集传输处理的系统,包括:射频变频单元;宽带滤波器单元滤除镜像频率;高速ADC单元对中频宽带信号进行数字量化;FPGA信号处理单元提供DSP处理逻辑;主控单元;网络传输接口;中心服务器实现同步节拍信号发起及控制;同步信号接口;参考时钟单元产生高精度的精准时钟;本振单元产生不同的混频本振信号。本发明还涉及一种实现自动化超宽带无线信号采集传输处理的方法、装置、处理器及其计算机可读存储介质。采用了本发明的实现自动化超宽带无线信号采集传输处理的系统、方法、装置、处理器及其计算机可读存储介质,充分利用网络带宽,减少网络传输冲突,提高了无线信号采集效率。

    用于采集超宽带无线信号的系统及其方法

    公开(公告)号:CN113794481B

    公开(公告)日:2024-06-14

    申请号:CN202111073858.7

    申请日:2021-09-14

    Inventor: 李广兴

    Abstract: 本发明涉及一种用于采集超宽带无线信号的系统,包括抗混叠滤波器,用于进行抗混叠处理;ADC通信单元用于将数据传输至FPGA;JESD204B双核同步单元,用于通过两个FIFO单元进行跨时钟域数据传输;数据缓存单元,实现定时定量的连续数据缓存;DSP数据处理单元,用于对缓存数据进行连续读取,并进行数字下变频及滤波处理;处理数据缓存单元将处理得到的IQ数据缓存在DDR4存储器。本发明还涉及一种用于采集超宽带无线信号的方法。采用了本发明的用于采集超宽带无线信号的系统及其方法,充分利用硬件电路提供的存储单元,将空间资源变换为时间资源,保证超大带宽信号数据流的可靠存储和访问。通过缓存的方式,等比例改变数字下变频时钟,降低了高速信号处理的难度。

    实现自动化超宽带无线信号采集传输处理的系统

    公开(公告)号:CN113949466B

    公开(公告)日:2024-05-17

    申请号:CN202111374940.3

    申请日:2021-11-19

    Inventor: 李广兴

    Abstract: 本发明涉及一种实现自动化超宽带无线信号采集传输处理的系统,包括:射频变频单元;宽带滤波器单元滤除镜像频率;高速ADC单元对中频宽带信号进行数字量化;FPGA信号处理单元提供DSP处理逻辑;主控单元;网络传输接口;中心服务器实现同步节拍信号发起及控制;同步信号接口;参考时钟单元产生高精度的精准时钟;本振单元产生不同的混频本振信号。本发明还涉及一种实现自动化超宽带无线信号采集传输处理的方法、装置、处理器及其计算机可读存储介质。采用了本发明的实现自动化超宽带无线信号采集传输处理的系统、方法、装置、处理器及其计算机可读存储介质,充分利用网络带宽,减少网络传输冲突,提高了无线信号采集效率。

    基于双端口RAM实现跨时钟域通信的系统

    公开(公告)号:CN112579486A

    公开(公告)日:2021-03-30

    申请号:CN202011463868.7

    申请日:2020-12-14

    Inventor: 李广兴 刘士成

    Abstract: 本发明涉及一种基于双端口RAM实现跨时钟域通信的系统,包括双端口RAM以及与双端口RAM相连的状态机,所述的双端口RAM还与CPU相连接,用于进行地址划分;所述的状态机在空闲状态持续监测触发信息地址,在信息地址中的内容非零时,触发状态机跳转至解码状态,锁存协议信息并解码协议信息,状态机跳转至不同的进程执行进程操作,时序完成后更新状态寄存器并返回空闲状态。采用了本发明的基于双端口RAM实现跨时钟域通信的系统,实现了多个时钟域信息传递的规范化,保证逻辑设计时序的稳定可靠,并具有较强的拓展能力。本发明体现硬件逻辑为通信管道的特点,将外设的操控通过定义协议的形式实现,具有较强的灵活性。

    基于双端口RAM实现跨时钟域通信的系统

    公开(公告)号:CN112579486B

    公开(公告)日:2023-02-21

    申请号:CN202011463868.7

    申请日:2020-12-14

    Inventor: 李广兴 刘士成

    Abstract: 本发明涉及一种基于双端口RAM实现跨时钟域通信的系统,包括双端口RAM以及与双端口RAM相连的状态机,所述的双端口RAM还与CPU相连接,用于进行地址划分;所述的状态机在空闲状态持续监测触发信息地址,在信息地址中的内容非零时,触发状态机跳转至解码状态,锁存协议信息并解码协议信息,状态机跳转至不同的进程执行进程操作,时序完成后更新状态寄存器并返回空闲状态。采用了本发明的基于双端口RAM实现跨时钟域通信的系统,实现了多个时钟域信息传递的规范化,保证逻辑设计时序的稳定可靠,并具有较强的拓展能力。本发明体现硬件逻辑为通信管道的特点,将外设的操控通过定义协议的形式实现,具有较强的灵活性。

    基于FPGA阵列实现大规模多通道全互联的硬件处理平台

    公开(公告)号:CN210640893U

    公开(公告)日:2020-05-29

    申请号:CN201922308733.2

    申请日:2019-12-20

    Abstract: 本实用新型涉及一种基于FPGA阵列实现大规模多通道全互联的硬件处理平台,包括多个基带子框,所述的多个基带子框通过光纤、射频线缆和排线连接,所述的基带子框的内部电路板卡包括:基带板,板载四块FPGA单元;扩展板,通过底板与基带板相连接;背板,为基带板提供基带位,为扩展板提供扩展位,通过PCIE通路与基带板连接,通过扩展通路与扩展板相连接。采用了本实用新型的基于FPGA阵列实现大规模多通道全互联的硬件处理平台,以FPGA为基本单元,实现了大规模多通道信号的实时处理,本实用新型的平台包含扩展板卡,可以实现不同平台之间的设备间互联。本实用新型的全Mesh型硬件架构具有灵活性,可通过增加板卡来扩展处理能力,也可以根据需求减少板卡数量来降低成本。(ESM)同样的发明创造已同日申请发明专利

Patent Agency Ranking