公开(公告)号：CN102760437A

公开(公告)日：2012-10-31

申请号：CN201110109893.X

申请日：2011-04-29

Applicant: 上海交通大学 ,  富士通株式会社

Inventor： 杨堃 ,  孔吉 ,  刘佩林

IPC: G10L19/00 ,  H04S3/00

Abstract: 一种数字音频处理技术领域的具有可配置的实时声道控制转换的音频解码装置，该装置包括：声道控制单元、地址控制单元、逻辑运算单元和系数存储单元，声道控制单元分别与系数存储单元和地址控制单元相连并分别输出配置参数信息和原始音频信息，系数存储单元和地址控制单元分别与逻辑运算单元相连并输出逻辑参数和数据地址，逻辑运算单元接收解码器输出的PCM数据并输出PCM样值。本发明实现直接对解码结果进行控制和变换，得到期望的输出。逻辑模块简单，地址按块操作方便地并行实现，快速地实现变换，做到与片上系统同步和实时而不会产生延迟。

公开(公告)号：CN102760437B

公开(公告)日：2014-03-12

申请号：CN201110109893.X

申请日：2011-04-29

Applicant: 上海交通大学 ,  富士通株式会社

Inventor： 杨堃 ,  孔吉 ,  刘佩林

IPC: G10L19/008 ,  H04S3/00

Abstract: 一种数字音频处理技术领域的具有可配置的实时声道控制转换的音频解码装置，该装置包括：声道控制单元、地址控制单元、逻辑运算单元和系数存储单元，声道控制单元分别与系数存储单元和地址控制单元相连并分别输出配置参数信息和原始音频信息，系数存储单元和地址控制单元分别与逻辑运算单元相连并输出逻辑参数和数据地址，逻辑运算单元接收解码器输出的PCM数据并输出PCM样值。本发明实现直接对解码结果进行控制和变换，得到期望的输出。逻辑模块简单，地址按块操作方便地并行实现，快速地实现变换，做到与片上系统同步和实时而不会产生延迟。