公开(公告)号：CN104215878B

公开(公告)日：2017-07-25

申请号：CN201410393451.6

申请日：2014-08-12

Applicant: 上海交通大学

Inventor： 代杰杰 ,  刘亚东 ,  盛戈皞 ,  邱天琛 ,  胡赟 ,  江秀臣

IPC: G01R31/08

Abstract: 本发明公开了一种配网线路故障录波装置，包含DMA模块、非易失性存储设备和两个环形缓存区。本发明还公开了一种故障录波方法。本发明在电力系统无故障或无异常发生时，采集的数据在无需CPU干预的情况下暂存于一环形缓存区，有效节省了CPU内存空间；当线路故障或检测到异常运行时，故障数据从该环形缓存区指向另一新开辟的环形缓存区，避免了有效数据被覆盖，为CPU广播故障信息预留了足够的时间，同时双缓存周期性切换，避免了复杂的边界数据处理操作。

公开(公告)号：CN104215878A

公开(公告)日：2014-12-17

申请号：CN201410393451.6

申请日：2014-08-12

Applicant: 上海交通大学

Inventor： 代杰杰 ,  刘亚东 ,  盛戈皞 ,  邱天琛 ,  胡赟 ,  江秀臣

IPC: G01R31/08

Abstract: 本发明公开了一种配网线路故障录波装置，包含DMA模块、非易失性存储设备和两个环形缓存区。本发明还公开了一种故障录波方法。本发明在电力系统无故障或无异常发生时，采集的数据在无需CPU干预的情况下暂存于一环形缓存区，有效节省了CPU内存空间；当线路故障或检测到异常运行时，故障数据从该环形缓存区指向另一新开辟的环形缓存区，避免了有效数据被覆盖，为CPU广播故障信息预留了足够的时间，同时双缓存周期性切换，避免了复杂的边界数据处理操作。