-
公开(公告)号：CN108628799B
公开(公告)日：2021-09-14
申请号：CN201810344156.X
申请日：2018-04-17
Applicant: 上海交通大学
Abstract: 本发明提供一种可重构的单指令多数据脉动阵列结构、处理器及电子终端，所述单指令多数据脉动阵列结构包括：呈脉动阵列排布的多个处理单元，每一个所述处理单元对应连接有一个操作数收集器，每一个所述处理单元同与其相邻的所述处理单元均相连；多个数据输出通道，分别对应配置于每一列所述处理单元的顶端，每一列顶端的数据输出通道与对应列的第一个处理单元相连并且各数据输出通道还与每一行所述处理单元的最右侧的所述处理单元一一对应相连。本发明实现了一个可重构、低能耗结合单指令流多数据流（SIMD）、脉动阵列（Systolic Array）的处理器，通过在相邻处理单元之间建立传输通道以及多层级的存储优化，获取更低的能耗。
-
公开(公告)号：CN112163670A
公开(公告)日：2021-01-01
申请号：CN202011094465.X
申请日：2020-10-14
Applicant: 上海交通大学
Abstract: 本发明提供一种对抗攻击的检测方法、系统、设备、计算机可读存储介质，所述对抗攻击的检测方法包括：接收训练数据，并提取与训练数据对应的激活路径；将若干激活路径进行整合，以形成整个类别的训练数据对应的类别路径；接收待检测数据，并提取与所述待检测数据对应的激活路径；计算所述类别路径与所述待检测数据对应的激活路径之间的相似度；根据所述相似度，判断所述待检测数据是否为对抗样本。本发明能够在神经网络的推理过程中实现在线对抗攻击的检测，从而检测出神经网络模型的异常；且本实施例所述检测方法可以达到较高的检测准确率以及较低的开销，为深度学习系统的鲁棒性提供了支持。
-
公开(公告)号：CN108628799A
公开(公告)日：2018-10-09
申请号：CN201810344156.X
申请日：2018-04-17
Applicant: 上海交通大学
Abstract: 本发明提供一种可重构的单指令多数据脉动阵列结构、处理器及电子终端，所述单指令多数据脉动阵列结构包括：呈脉动阵列排布的多个处理单元，每一个所述处理单元对应连接有一个操作数收集器，每一个所述处理单元同与其相邻的所述处理单元均相连；多个数据输出通道，分别对应配置于每一列所述处理单元的顶端，每一列顶端的数据输出通道与对应列的第一个处理单元相连并且各数据输出通道还与每一行所述处理单元的最右侧的所述处理单元一一对应相连。本发明实现了一个可重构、低能耗结合单指令流多数据流（SIMD）、脉动阵列（Systolic Array）的处理器，通过在相邻处理单元之间建立传输通道以及多层级的存储优化，获取更低的能耗。
-
-
Search Results
3
records
(took 0.016 seconds)
