-
公开(公告)号：CN102331977A
公开(公告)日：2012-01-25
申请号：CN201110264384.4
申请日：2011-09-07
Applicant: 上海交通大学
IPC: G06F13/18
Abstract: 本发明提供了一种内存控制器，包括优先级选择模块、仲裁模块、控制模块、内存映射模块及sram；其中，所述优先级选择模块用于选择内存的访问请求中的强实时任务进行优先处理；所述仲裁模块连接于优先级选择模块及控制模块，用于根据优先级的高低对所述强实时任务的内存访问顺序进行调度；所述内存映射模块连接于优先级选择模块、仲裁模块，用于对所述内存的访问请求的逻辑内存地址映像成内存的物理地址；所述控制模块连接于仲裁模块及内存映射模块，用于根据所述仲裁模块的调度信息及内存映射模块的内存映像的物理地址读写数据。本发明还提供一种处理器系统及内存访问控制方法。本发明能在有限制的时间内完成强实时任务，保证系统的安全性。
Search Results
1
records
(took 0.084 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
