公开(公告)号：CN108092499A

公开(公告)日：2018-05-29

申请号：CN201711166764.8

申请日：2017-11-21

Applicant: 三菱电机株式会社

Inventor： 本田喜久 ,  高武靖夫

IPC: H02M1/34 ,  H01L23/538

Abstract: 本发明目的是提供与缓冲电路模块高效地电连接，有效地抑制浪涌电压的半导体模块。在半导体模块(100)处，在与缓冲电路连接用开口部(7)连通的内部(7a)，能够装卸至少1个缓冲电路模块(200)，向电路图案接合有用于与至少1个缓冲电路模块(200)电连接的多个缓冲电路用电极，多个缓冲电路用电极配置于缓冲电路连接用开口部(7)的内部(7a)，在缓冲电路模块(200)已安装于缓冲电路连接用开口部(7)的内部(7a)的状态下，缓冲电路模块(200)没有相对于外廓部件(6)的外表面探出，多个缓冲电路用电极各自与缓冲电路模块(200)侧的各个电极进行面接触，缓冲电路连接用开口部(7)及内部(7a)与至少1个半导体元件在俯视观察时不重叠。

公开(公告)号：CN108092499B

公开(公告)日：2020-04-24

申请号：CN201711166764.8

申请日：2017-11-21

Applicant: 三菱电机株式会社

Inventor： 本田喜久 ,  高武靖夫

IPC: H02M1/34 ,  H01L23/538

Abstract: 本发明目的是提供与缓冲电路模块高效地电连接，有效地抑制浪涌电压的半导体模块。在半导体模块(100)处，在与缓冲电路连接用开口部(7)连通的内部(7a)，能够装卸至少1个缓冲电路模块(200)，向电路图案接合有用于与至少1个缓冲电路模块(200)电连接的多个缓冲电路用电极，多个缓冲电路用电极配置于缓冲电路连接用开口部(7)的内部(7a)，在缓冲电路模块(200)已安装于缓冲电路连接用开口部(7)的内部(7a)的状态下，缓冲电路模块(200)没有相对于外廓部件(6)的外表面探出，多个缓冲电路用电极各自与缓冲电路模块(200)侧的各个电极进行面接触，缓冲电路连接用开口部(7)及内部(7a)与至少1个半导体元件在俯视观察时不重叠。

公开(公告)号：CN1510744A

公开(公告)日：2004-07-07

申请号：CN03157742.3

申请日：2003-08-27

Applicant: 三菱电机株式会社

Inventor： 新井规由 ,  本田喜久

IPC: H01L23/29 ,  H05K9/00

CPC classification number: H01L23/24 ,  H01L23/552 ,  H01L24/48 ,  H01L24/49 ,  H01L25/072 ,  H01L2224/48465 ,  H01L2224/49111 ,  H01L2924/00014 ,  H01L2924/01068 ,  H01L2924/10253 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 在将功率半导体元件等芯片封装后的功率模块中，对模块内的多个电极(引线)设置降噪声的部件，在安装空间方面存在困难。解决手段是：在功率模块中，把连接芯片和连接端子的多个电极(8)集中用单一的铁氧体磁芯(15)包围起来，并把该铁氧体磁芯埋设在芯片保护用的凝胶质硅(14)中。