公开(公告)号：CN101355106B

公开(公告)日：2010-06-16

申请号：CN200810131682.4

申请日：2008-07-23

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 松宫芳明 ,  畑本光夫

IPC: H01L29/80 ,  H01L29/423 ,  H01L29/41 ,  H01L29/417

CPC classification number: H01L29/808 ,  H01L29/0692 ,  H01L29/1066

Abstract: 本发明的目的在于提供一种半导体装置。J-FET中由于栅极-源极间电压和漏极-源极间电压的关系导致耗尽层宽度不同，所以条状的情况下，漏极区域-栅极区域间的距离设定为大于源极区域-栅极区域间的距离。但是，为了提高正向转移导纳(gm)而将栅极区域格子状配置时，它们成为相同距离，存在维持耐压时箱面积增大的问题。本发明使栅极区域为具有第一多边形和比该第一多边形小的第二多边形的网状图案，在其内侧配置源极区域和漏极区域。这样，与栅极区域配置为条状的结构相比较，可增加正向转移导纳(gm)。另外，与栅极区域配置为格子状的情况相比较，可维持规定的耐压并将输入容量(Ciss)增加而引起的正向转移特性(增幅特性)的恶化抑制到最小。

公开(公告)号：CN101364617B

公开(公告)日：2012-03-07

申请号：CN200810144386.8

申请日：2008-08-04

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 畑本光夫 ,  松宫芳明

IPC: H01L29/808 ,  H01L29/10 ,  H01L21/337

CPC classification number: H01L29/808 ,  H01L29/41758 ,  H01L29/42316

Abstract: 在J-FET中，由于沟道区域的杂质浓度比栅极区域和背栅极区域的杂质浓度低，故因来自栅极区域和背栅极区域的p型杂质的扩散而使栅极区域正下方的沟道区域的n型杂质浓度降低，导致存在因IDSS偏差、电流路径的电阻值增加而引起的正向转移导纳gm、电压增益Gv恶化以及噪声电压Vno增加等问题。为了解决上述问题，本发明的半导体装置在源极区域下方、栅极区域下方和漏极区域下方的沟道区域底部设置连续的n型杂质区域。n型杂质区域的杂质浓度比沟道区域和背栅极区域的杂质浓度高，几乎不受来自栅极区域和背栅极区域的p型杂质扩散的影响。通过从源极区域下方到漏极区域下方连续设置，从而能使该区域的电流路径的电阻值大致均匀。因此，能稳定IDSS，提高正向转移导纳gm和电压增益Gv，并降低噪声电压Vno。并且也能抑制同一晶片内的IDSS偏差。

公开(公告)号：CN101364617A

公开(公告)日：2009-02-11

申请号：CN200810144386.8

申请日：2008-08-04

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 畑本光夫 ,  松宫芳明

IPC: H01L29/808 ,  H01L29/10 ,  H01L21/337

CPC classification number: H01L29/808 ,  H01L29/41758 ,  H01L29/42316

Abstract: 在J－FET中，由于沟道区域的杂质浓度比栅极区域和背栅极区域的杂质浓度低，故因来自栅极区域和背栅极区域的p型杂质的扩散而使栅极区域正下方的沟道区域的n型杂质浓度降低，导致存在因IDSS偏差、电流路径的电阻值增加而引起的正向转移导纳gm、电压增益Gv恶化以及噪声电压Vno增加等问题。为了解决上述问题，本发明的半导体装置在源极区域下方、栅极区域下方和漏极区域下方的沟道区域底部设置连续的n型杂质区域。n型杂质区域的杂质浓度比沟道区域和背栅极区域的杂质浓度高，几乎不受来自栅极区域和背栅极区域的p型杂质扩散的影响。通过从源极区域下方到漏极区域下方连续设置，从而能使该区域的电流路径的电阻值大致均匀。因此，能稳定IDSS，提高正向转移导纳gm和电压增益Gv，并降低噪声电压Vno。并且也能抑制同一晶片内的IDSS偏差。

公开(公告)号：CN101355106A

公开(公告)日：2009-01-28

申请号：CN200810131682.4

申请日：2008-07-23

Applicant: 三洋电机株式会社 ,  三洋半导体株式会社

Inventor： 松宫芳明 ,  畑本光夫

IPC: H01L29/80 ,  H01L29/423 ,  H01L29/41 ,  H01L29/417

CPC classification number: H01L29/808 ,  H01L29/0692 ,  H01L29/1066

Abstract: 本发明的目的在于提供一种半导体装置。J－FET中由于栅极－源极间电压和漏极－源极间电压的关系导致耗尽层宽度不同，所以条状的情况下，漏极区域－栅极区域间的距离设定为大于源极区域－栅极区域间的距离。但是，为了提高正向转移导纳(gm)而将栅极区域格子状配置时，它们成为相同距离，存在维持耐压时箱面积增大的问题。本发明使栅极区域为具有第一多边形和比该第一多边形小的第二多边形的网状图案，在其内侧配置源极区域和漏极区域。这样，与栅极区域配置为条状的结构相比较，可增加正向转移导纳(gm)。另外，与栅极区域配置为格子状的情况相比较，可维持规定的耐压并将输入容量(Ciss)增加而引起的正向转移特性(增幅特性)的恶化抑制到最小。