公开(公告)号：CN100470831C

公开(公告)日：2009-03-18

申请号：CN200510006251.1

申请日：2005-02-02

Applicant: 三洋电机株式会社

Inventor： 相马忠昭 ,  夏目正

IPC: H01L29/47 ,  H01L21/331 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L29/66143 ,  H01L29/861

Abstract: 一种半导体装置及其制造方法。目前肖特基势垒二极管的VF、IR特性存在对调关系，为了实线低VF化就不能避免漏电流的增大。虽然公知的有：通过加入P+区域扩展耗尽层并利用夹断作用抑制漏电流的结构，但现实中难于完全封闭耗尽层。本发明的半导体装置中，设置P+型区域使低VF的肖特基金属层接触P+型区域及其周围的耗尽区域，使低IR肖特基金属层接触耗尽区域之间的N型衬底表面。在正偏压时电流流过低VF金属层，在反偏压时，由耗尽区域使其变窄的电流经路仅为低IR金属层部分。由此，可实现低VF、低IR的肖特基势垒二极管。

公开(公告)号：CN1661809A

公开(公告)日：2005-08-31

申请号：CN200510006251.1

申请日：2005-02-02

Applicant: 三洋电机株式会社

Inventor： 相马忠昭 ,  夏目正

IPC: H01L29/47 ,  H01L29/872

CPC classification number: H01L29/872 ,  H01L29/66143 ,  H01L29/861

Abstract: 一种半导体装置及其制造方法。目前肖特基势垒二极管的VF、IR特性存在对调关系，为了实线低VF化就不能避免漏电流的增大。虽然公知的有：通过加入P+区域扩展耗尽层并利用夹断作用抑制漏电流的结构，但现实中难于完全封闭耗尽层。本发明的半导体装置中，设置P+型区域使低VF的肖特基金属层接触P+型区域及其周围的耗尽区域，使低IR肖特基金属层接触耗尽区域之间的N型衬底表面。在正偏压时电流流过低VF金属层，在反偏压时，由耗尽区域使其变窄的电流经路仅为低IR金属层部分。由此，可实现低VF、低IR的肖特基势垒二极管。