-
Patent Agency Ranking
公开(公告)号：CN113238809B
公开(公告)日：2025-03-07
申请号：CN202011164547.7
申请日：2020-10-27
Applicant: 三星电子株式会社
Abstract: 提供了执行主机的卸载任务的存储设备和存储系统。所述存储设备包括第一接口、运算电路和非易失性存储器。所述第一接口从主机设备接收第一数据块。所述运算电路通过处理所述第一数据块来生成第一处理数据，并且生成指示所述第一处理数据的大小的第一信号。所述非易失性存储器在要存储所述第一处理数据的存储位置被基于所述第一信号指定给所述存储设备时将所述第一处理数据存储在所述存储位置。所述第一接口向所述主机设备输出所述第一信号。
-
公开(公告)号：CN113238809A
公开(公告)日：2021-08-10
申请号：CN202011164547.7
申请日：2020-10-27
Applicant: 三星电子株式会社
Abstract: 提供了执行主机的卸载任务的存储设备和存储系统。所述存储设备包括第一接口、运算电路和非易失性存储器。所述第一接口从主机设备接收第一数据块。所述运算电路通过处理所述第一数据块来生成第一处理数据，并且生成指示所述第一处理数据的大小的第一信号。所述非易失性存储器在要存储所述第一处理数据的存储位置被基于所述第一信号指定给所述存储设备时将所述第一处理数据存储在所述存储位置。所述第一接口向所述主机设备输出所述第一信号。
-
公开(公告)号：CN113138950B
公开(公告)日：2024-11-05
申请号：CN202011284417.7
申请日：2020-11-17
Applicant: 三星电子株式会社
Abstract: 一种计算系统包括：主机；第一电子装置，其包括存储器和加速器；以及第二电子装置，其包括直接存储器访问(DMA)引擎。基于通过第一电子装置从主机发送的命令，DMA引擎将数据和命令的完成信息发送到第一电子装置。存储器包括存储数据的数据缓冲器以及存储完成信息的完成队列缓冲器。加速器对数据执行计算。DMA引擎将数据发送到第一电子装置，然后将完成信息发送到第一电子装置。
-
公开(公告)号：CN112395235A
公开(公告)日：2021-02-23
申请号：CN202010363031.9
申请日：2020-04-30
Applicant: 三星电子株式会社
Abstract: 提供了一种用于降低串行连接的电子装置之间的延迟的计算系统。所述计算系统包括：主机；第一电子装置，连接到主机；以及第二电子装置，通过第一电子装置与主机通信。第一电子装置基于从主机发送的门铃请求写入主机的提交队列中的写入命令，存储从主机发送的写入命令，请求存储在主机的数据缓冲器中的写入数据，并且存储从主机发送的数据缓冲器的写入数据。
-
公开(公告)号：CN113138950A
公开(公告)日：2021-07-20
申请号：CN202011284417.7
申请日：2020-11-17
Applicant: 三星电子株式会社
Abstract: 一种计算系统包括：主机；第一电子装置，其包括存储器和加速器；以及第二电子装置，其包括直接存储器访问(DMA)引擎。基于通过第一电子装置从主机发送的命令，DMA引擎将数据和命令的完成信息发送到第一电子装置。存储器包括存储数据的数据缓冲器以及存储完成信息的完成队列缓冲器。加速器对数据执行计算。DMA引擎将数据发送到第一电子装置，然后将完成信息发送到第一电子装置。
-
-
-
-
Search Results
5
records
(took 0.017 seconds)
