公开(公告)号：CN110021525B

公开(公告)日：2023-11-07

申请号：CN201910023622.9

申请日：2019-01-10

Applicant: 三星电子株式会社

Inventor： 李炫哲 ,  姜润昇 ,  李成禧 ,  李知承 ,  郑祥敎

IPC: H01L21/308 ,  H01L21/3213

Abstract: 公开了一种制造半导体器件的方法。该方法包括在衬底上形成下层、在下层上形成牺牲层和蚀刻图案、在牺牲层和蚀刻图案上形成第一间隔层、蚀刻牺牲层和第一间隔层以形成牺牲图案和在牺牲图案的顶表面的至少一部分上的第一间隔物、在牺牲图案和第一间隔物上形成第二间隔层、蚀刻第二间隔层和第一间隔物以在第一牺牲图案的侧壁上形成第二间隔物、以及部分地蚀刻下层以形成图案。第二间隔物用作蚀刻掩模部分地蚀刻下层。

公开(公告)号：CN110021525A

公开(公告)日：2019-07-16

申请号：CN201910023622.9

申请日：2019-01-10

Applicant: 三星电子株式会社

Inventor： 李炫哲 ,  姜润昇 ,  李成禧 ,  李知承 ,  郑祥敎

IPC: H01L21/308 ,  H01L21/3213

Abstract: 公开了一种制造半导体器件的方法。该方法包括在衬底上形成下层、在下层上形成牺牲层和蚀刻图案、在牺牲层和蚀刻图案上形成第一间隔层、蚀刻牺牲层和第一间隔层以形成牺牲图案和在牺牲图案的顶表面的至少一部分上的第一间隔物、在牺牲图案和第一间隔物上形成第二间隔层、蚀刻第二间隔层和第一间隔物以在第一牺牲图案的侧壁上形成第二间隔物、以及部分地蚀刻下层以形成图案。第二间隔物用作蚀刻掩模部分地蚀刻下层。