在逻辑地址与物理地址之间执行散列式转译的存储装置

    公开(公告)号:CN108345545A

    公开(公告)日:2018-07-31

    申请号:CN201810024273.8

    申请日:2018-01-10

    Abstract: 一种在逻辑地址与物理地址之间执行散列式转译的存储装置包括存储器装置及控制器。所述控制器将从主机接收的逻辑地址转译成所述存储器装置的物理地址。所述控制器管理与逻辑地址和物理地址之间的对应关系相关联的第一对应信息。所述控制器管理包含最小完美散列(MPH)函数的信息的转译信息。所述最小完美散列函数是当由在所述第一对应信息中管理的逻辑地址指示的存储器区的大小达到参考大小时利用指示具有参考大小的存储器区的逻辑地址作为密钥值来产生。所述控制器管理与被用作所述密钥值的所述逻辑地址和所述转译信息的所述最小完美散列函数之间的对应关系相关联的第二对应信息。

    在逻辑地址与物理地址之间执行散列式转译的存储装置

    公开(公告)号:CN108345545B

    公开(公告)日:2023-01-03

    申请号:CN201810024273.8

    申请日:2018-01-10

    Abstract: 一种在逻辑地址与物理地址之间执行散列式转译的存储装置包括存储器装置及控制器。所述控制器将从主机接收的逻辑地址转译成所述存储器装置的物理地址。所述控制器管理与逻辑地址和物理地址之间的对应关系相关联的第一对应信息。所述控制器管理包含最小完美散列(MPH)函数的信息的转译信息。所述最小完美散列函数是当由在所述第一对应信息中管理的逻辑地址指示的存储器区的大小达到参考大小时利用指示具有参考大小的存储器区的逻辑地址作为密钥值来产生。所述控制器管理与被用作所述密钥值的所述逻辑地址和所述转译信息的所述最小完美散列函数之间的对应关系相关联的第二对应信息。

Patent Agency Ranking