主处理器和与非门快闪存储器间的接口设备和方法

    公开(公告)号:CN1249561C

    公开(公告)日:2006-04-05

    申请号:CN03127472.2

    申请日:2003-05-31

    CPC classification number: G06F13/1694 G06F13/1678

    Abstract: 一种用于在主处理器和与非门快闪存储器之间提供接口的接口设备及其方法,包括寄存器栈、内部存储器、快闪接口部分和有限状态时序机。寄存器栈从主处理器接收用于控制与非门快闪存储器的操作的命令以及用于执行命令的操作信息,并存储该命令和该操作信息。快闪接口部分控制用于操作与非门快闪存储器的控制信号,输出命令、操作信息或者主数据,并控制I/O信号线,快闪数据经由该I/O信号线输入给与非门快闪存储器。有限状态时序机从寄存器栈提取命令和操作信息,并控制内部存储器和快闪接口部分以执行命令。

    与非门快闪存储器接口设备

    公开(公告)号:CN1484129A

    公开(公告)日:2004-03-24

    申请号:CN03127472.2

    申请日:2003-05-31

    CPC classification number: G06F13/1694 G06F13/1678

    Abstract: 一种用于在主处理器和与非门快闪存储器之间提供接口的接口设备及其方法,包括寄存器文件、内部存储器、快闪接口部分和有限状态时序机。寄存器文件从主处理器接收用于控制与非门快闪存储器的操作的命令以及用于执行命令的操作信息,并存储该命令和该操作信息。快闪接口部分控制用于操作与非门快闪存储器的控制信号,输出命令、操作信息或者主数据,并控制I/O信号线,快闪数据经由该I/O信号线输入给与非门快闪存储器。有限状态时序机从寄存器文件提取命令和操作信息,并控制内部存储器和快闪接口部分以执行命令。

Patent Agency Ranking