公开(公告)号：CN104810054A

公开(公告)日：2015-07-29

申请号：CN201510037229.7

申请日：2015-01-23

Applicant: 三星电子株式会社

Inventor： 姜贤俊 ,  金容天 ,  申圣国

IPC: G11C16/06

Abstract: 本发明提供了控制目标模块的写入均衡的电路及其方法，该方法包括以下步骤：在均衡参考表中注册与多个存储器模块的类型相对应的多个数据相关信号参考延迟值；将写入均衡相关信号发送至安装在目标板上的第一类型的存储器模块；检测时钟信号与从安装的存储器模块上的存储器装置接收的多个数据相关信号之间的多个时序偏差；以及根据与安装的存储器模块相对应的数据相关信号参考延迟值，在一个时序偏差处在第一范围以外的情况下，对发送至安装的存储器模块的一个对应的存储器装置的数据相关信号的延迟进行调整。

公开(公告)号：CN104810054B

公开(公告)日：2019-12-06

申请号：CN201510037229.7

申请日：2015-01-23

Applicant: 三星电子株式会社

Inventor： 姜贤俊 ,  金容天 ,  申圣国

IPC: G11C16/06

Abstract: 本发明提供了控制目标模块的写入均衡的电路及其方法，该方法包括以下步骤：在均衡参考表中注册与多个存储器模块的类型相对应的多个数据相关信号参考延迟值；将写入均衡相关信号发送至安装在目标板上的第一类型的存储器模块；检测时钟信号与从安装的存储器模块上的存储器装置接收的多个数据相关信号之间的多个时序偏差；以及根据与安装的存储器模块相对应的数据相关信号参考延迟值，在一个时序偏差处在第一范围以外的情况下，对发送至安装的存储器模块的一个对应的存储器装置的数据相关信号的延迟进行调整。