公开(公告)号：CN110518014A

公开(公告)日：2019-11-29

申请号：CN201910417914.0

申请日：2019-05-20

Applicant: 三星电子株式会社

Inventor： 李尚勋 ,  金成吉 ,  金智美 ,  申华彦 ,  李晙硕 ,  洪慧垠

IPC: H01L27/11524 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11582

Abstract: 公开了一种三维半导体存储器器件及其制造方法。所述方法包括：在衬底上顺序地形成牺牲图案和源极导电层，在所述源极导电层上形成包括多个绝缘层和多个牺牲层的模具结构，形成穿透所述模具结构的多个垂直结构，形成穿透所述模具结构的沟槽，在所述沟槽的侧壁上形成牺牲隔离物，移除所述牺牲图案以形成水平凹陷区，移除所述牺牲隔离物，以及形成填充所述水平凹陷区的源极导电图案。

公开(公告)号：CN110518014B

公开(公告)日：2024-08-13

申请号：CN201910417914.0

申请日：2019-05-20

Applicant: 三星电子株式会社

Inventor： 李尚勋 ,  金成吉 ,  金智美 ,  申华彦 ,  李晙硕 ,  洪慧垠

IPC: H10B41/35 ,  H10B41/27 ,  H10B43/35 ,  H10B43/27

Abstract: 公开了一种三维半导体存储器器件及其制造方法。所述方法包括：在衬底上顺序地形成牺牲图案和源极导电层，在所述源极导电层上形成包括多个绝缘层和多个牺牲层的模具结构，形成穿透所述模具结构的多个垂直结构，形成穿透所述模具结构的沟槽，在所述沟槽的侧壁上形成牺牲隔离物，移除所述牺牲图案以形成水平凹陷区，移除所述牺牲隔离物，以及形成填充所述水平凹陷区的源极导电图案。