-
公开(公告)号：CN118588539A
公开(公告)日：2024-09-03
申请号：CN202410148807.3
申请日：2024-02-02
Applicant: 三星电子株式会社
IPC: H01L21/033 , H01L21/027
Abstract: 用于制造半导体装置的方法包括：在具有第一区域至第三区域的基底上堆叠蚀刻目标层和蚀刻掩模层；在第一区域和第二区域中的蚀刻掩模层上形成第一光致抗蚀剂图案，并且形成用于完全覆盖第三区域中的第三掩模层的第二光致抗蚀剂图案；使用第一光致抗蚀剂图案和第二光致抗蚀剂图案作为蚀刻掩模来对蚀刻掩模层进行蚀刻，以在第一区域和第二区域上形成第一掩模图案并且在第三区域上形成第二掩模图案；在第二区域上的第一掩模图案之间的第一开口中形成填充图案；使用第一掩模图案、第二掩模图案和填充图案作为蚀刻掩模来对蚀刻目标层进行蚀刻，以在第一区域上形成包括第二开口的第一图案以及覆盖基底的第二区域和第三区域的体图案。
Search Results
1
records
(took 0.016 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
