公开(公告)号：CN111985632B

公开(公告)日：2025-05-16

申请号：CN202010435215.1

申请日：2020-05-21

Applicant: 三星电子株式会社

Inventor： 李桐洙 ,  权世重 ,  金炳旭 ,  帕里查·卡普尔 ,  朴培盛

IPC: G06N3/0495 ,  G06N3/063 ,  G06N3/0455

Abstract: 提供了解压缩设备。该解压缩设备包括存储器、解码器和处理器，其中存储器配置为存储待被解压缩并在人工智能模型的神经网络处理中使用的压缩数据，解码器配置为包括与压缩数据的压缩方法相关的多个逻辑电路、基于压缩数据的输入通过多个逻辑电路对压缩数据进行解压缩、并且输出解压缩数据，处理器配置为从解码器输出的数据中获得神经网络可处理形式的数据。

公开(公告)号：CN119783810A

公开(公告)日：2025-04-08

申请号：CN202411350668.9

申请日：2024-09-26

Applicant: 三星电子株式会社 ,  纳宝株式会社

Inventor： 安秉民 ,  孙弘乐 ,  申东旻 ,  梁大烈 ,  尹钟轮 ,  张宰薰 ,  权世重 ,  金炳旭 ,  朴培盛 ,  李桐洙

IPC: G06N5/04 ,  G06N20/00

Abstract: 公开了一种加速器设备，包括接口电路，与外部设备通信，存储器，存储通过接口电路接收的第一数据，极化编码器，对从存储器提供的第一数据执行极化编码并输出极化编码的结果作为第二数据、以及加速器核心，加载第二数据。第一数据是压缩的权重数据，第二数据是解压缩的权重数据，加速器核心被配置为基于第二数据执行基于机器学习的推理，并且第一数据的长度是可变的。

公开(公告)号：CN111985632A

公开(公告)日：2020-11-24

申请号：CN202010435215.1

申请日：2020-05-21

Applicant: 三星电子株式会社

Inventor： 李桐洙 ,  权世重 ,  金炳旭 ,  帕里查·卡普尔 ,  朴培盛

IPC: G06N3/063 ,  G06N3/08 ,  G06N3/04

Abstract: 提供了解压缩设备。该解压缩设备包括存储器、解码器和处理器，其中存储器配置为存储待被解压缩并在人工智能模型的神经网络处理中使用的压缩数据，解码器配置为包括与压缩数据的压缩方法相关的多个逻辑电路、基于压缩数据的输入通过多个逻辑电路对压缩数据进行解压缩、并且输出解压缩数据，处理器配置为从解码器输出的数据中获得神经网络可处理形式的数据。

公开(公告)号：CN119884571A

公开(公告)日：2025-04-25

申请号：CN202411484632.X

申请日：2024-10-23

Applicant: 三星电子株式会社 ,  纳宝株式会社

Inventor： 田仑澔 ,  张宰薰 ,  金秀昶 ,  朴丽凛 ,  孙弘乐 ,  林智训 ,  权世重 ,  金炳旭 ,  朴培盛 ,  李桐洙

IPC: G06F17/16

Abstract: 提供了矩阵乘法器和包括矩阵乘法器的矩阵乘法器件的操作方法。一种矩阵乘法器包括：输入向量缩放器，基于第一输入向量、多个公共缩放系数以及第一乘法缩放系数至第R乘法缩放系数来生成第一量化缩放输入向量；第一数据类型转换器，基于第一量化缩放输入向量来生成第一定点量化缩放输入向量；元件阵列，包括第一处理元件和第二处理元件，第一处理元件基于第一定点量化缩放输入向量和第一多个量化符号位来生成第一定点输出元素，第二处理元件基于第一定点量化缩放输入向量和第二多个量化符号位来生成第二定点输出元素；以及第二数据类型转换器，通过转换第一定点输出元素和第二定点输出元素的数据类型来生成并输出第一输出元素和第二输出元素。

公开(公告)号：CN119884570A

公开(公告)日：2025-04-25

申请号：CN202411452798.3

申请日：2024-10-17

Applicant: 三星电子株式会社 ,  纳宝株式会社

Inventor： 田仑澔 ,  孙弘乐 ,  宋沅锡 ,  刘永健 ,  尹钟轮 ,  林智训 ,  张宰薰 ,  权世重 ,  金炳旭 ,  朴培盛 ,  李桐洙

IPC: G06F17/16

Abstract: 一种矩阵乘法器包含：输入向量缩放器，被配置为基于第一输入向量和多个量化缩放系数产生第一缩放的输入向量；第一数据类型转换器，被配置为基于第一缩放的输入向量生成第一定点缩放的输入向量；处理元件阵列，包括被配置为基于第一定点缩放的输入向量和第一多个量化符号值生成第一定点输出元素的第一处理元件和被配置为基于第一定点缩放的输入向量和第二多个量化符号值生成第二定点输出元素的第二处理元件；以及第二数据类型转换器，被配置为通过转换第一和第二定点输出元素的数据类型来生成第一和第二输出元素，并输出包括第一和第二输出元素的第一输出向量。

公开(公告)号：CN119781732A

公开(公告)日：2025-04-08

申请号：CN202411352504.X

申请日：2024-09-26

Applicant: 三星电子株式会社 ,  纳宝株式会社

Inventor： 张宰薰 ,  孙弘乐 ,  申东旻 ,  尹钟轮 ,  林智训 ,  田仑澔 ,  李桐洙 ,  权世重 ,  金炳旭 ,  朴培盛

IPC: G06F7/523 ,  G06F7/50 ,  G06F17/16 ,  G06N3/063

Abstract: 至少一个实施例提供了一种计算设备，包括：控制器，其接收第一数据类型的第一输入数据和不同于第一数据类型的第二数据类型的第二输入数据，并且基于第一输入数据和第二输入数据的位数来输出表示第一数据类型的第一信号、表示第二数据类型的第二信号和时钟信号；以及计算电路，其基于第一信号、第二信号和时钟信号来执行第一输入数据和第二输入数据的乘法计算，并且产生输出数据。

公开(公告)号：CN119690378A

公开(公告)日：2025-03-25

申请号：CN202411285452.9

申请日：2024-09-13

Applicant: 三星电子株式会社 ,  纳宝株式会社

Inventor： 张宰薰 ,  孙弘乐 ,  申东旻 ,  尹钟轮 ,  田仑澔 ,  权世重 ,  金炳旭 ,  朴培盛 ,  徐万根 ,  安秉民 ,  李桐洙

IPC: G06F7/485

Abstract: 公开了一种对多个数据执行累加运算的加速器，每个数据是浮点类型。一种操作加速器的方法，包括：加载第一数据；找到第一指数，该第一指数是第一数据的指数中的最大值；通过基于第一指数对第一数据的第一尾数执行移位来生成对齐的第一尾数，并且通过对对齐的第一尾数进行累加运算来生成第一累加值；加载第二数据；找到第二指数，该第二指数是第二数据的指数中的最大值；以及通过对第一累加值进行移位来生成第一对齐累加值，通过对第二数据的第二尾数进行移位来生成对齐的第二尾数，并且通过对对齐的第二尾数和第一对齐累加值进行累加运算来生成第二累加值。