公开(公告)号：CN110596561A

公开(公告)日：2019-12-20

申请号：CN201910359457.4

申请日：2019-04-30

Applicant: 三星电子株式会社

Inventor： 尹柱盛 ,  权纯一 ,  俞柄敃

IPC: G01R31/26

Abstract: 提供了一种用于有效测试半导体封装的测试板和测试系统，以及使用该测试板和测试系统的用于半导体封装的制造方法。测试装置包括：现场可编程门阵列(FPGA)，被配置为输出要发送到半导体器件的第一数据信号和要发送到半导体器件的第二数据信号；以及存储器，被配置为存储测试结果。该FPGA包括：第一输入/输出块，被配置为输出第一数据信号；第二输入/输出块，被配置为输出第二数据信号；串行器/解串器(SerDes)电路，被配置为生成选通信号；以及偏斜校准输入/输出块，被配置为从第一输入/输出块接收第一数据信号，从第二输入/输出块接收第二数据信号，以及从SerDes电路接收选通信号。

公开(公告)号：CN110596561B

公开(公告)日：2022-04-12

申请号：CN201910359457.4

申请日：2019-04-30

Applicant: 三星电子株式会社

Inventor： 尹柱盛 ,  权纯一 ,  俞柄敃

IPC: G01R31/26

Abstract: 提供了一种用于有效测试半导体封装的测试板和测试系统，以及使用该测试板和测试系统的用于半导体封装的制造方法。测试装置包括：现场可编程门阵列(FPGA)，被配置为输出要发送到半导体器件的第一数据信号和要发送到半导体器件的第二数据信号；以及存储器，被配置为存储测试结果。该FPGA包括：第一输入/输出块，被配置为输出第一数据信号；第二输入/输出块，被配置为输出第二数据信号；串行器/解串器(SerDes)电路，被配置为生成选通信号；以及偏斜校准输入/输出块，被配置为从第一输入/输出块接收第一数据信号，从第二输入/输出块接收第二数据信号，以及从SerDes电路接收选通信号。