公开(公告)号：CN1530824A

公开(公告)日：2004-09-22

申请号：CN200410032681.6

申请日：2004-03-14

Applicant: 三星电子株式会社

Inventor： 李炅熙 ,  任范镇 ,  许美淑

IPC: G06F7/72

CPC classification number: G06F7/728 ,  G06F7/5332

Abstract: 本发明公开了一种模块式乘法装置，在包括智能卡和移动终端的移动通信环境中，用于实现高速的加密/解密及电子签名。本发明提供一种用于执行蒙哥马利型模块式乘法的装置，在m+2(m＝n/2)个时钟内利用乘数A和被乘数B计算A·B′·R－1modN(R＝4m+2)，A和B具有n位的输入，其中顺序地移动该乘数位以生成一个移位串，且Booth记录该生成的移位串的两位最低有效位。本发明提供一种具有较少逻辑门数目以及降低功耗的高速模块式乘法装置。

公开(公告)号：CN100527072C

公开(公告)日：2009-08-12

申请号：CN200410032681.6

申请日：2004-03-14

Applicant: 三星电子株式会社

Inventor： 李炅熙 ,  任范镇 ,  许美淑

IPC: G06F7/72

CPC classification number: G06F7/728 ,  G06F7/5332

Abstract: 本发明公开了一种模乘装置，在包括智能卡和移动终端的移动通信环境中，用于实现高速的加密/解密及电子签名。一种用于执行用于在信号处理系统中使用的模乘的装置，其包括：第一逻辑，用于通过根据模乘中的乘数的Booth记录结果，对被乘数选择性地执行一的取补运算，输出带符号的被乘数；第二逻辑，用于基于从用于先前时钟的修正的进位值cin确定的、当前时钟的进位输入值Carry-in，并且基于被乘数的符号位，输出在模乘中被加符号的模数；以及第三逻辑，用于接收带符号的被乘数和带符号的模数，并通过对在先前时钟找到的全加运算的和值S以及进位值C迭代执行全加运算，计算模乘的结果值。本发明提供一种具有较少逻辑门以及降低功耗的高速模乘装置。