用于测试抖动容忍度的系统和方法

    公开(公告)号:CN114268564B

    公开(公告)日:2024-11-08

    申请号:CN202111088330.7

    申请日:2021-09-16

    IPC分类号: H04L43/087

    摘要: 本申请公开了用于测试抖动容忍度的系统和方法。一种评估一个或多个多管芯电路元件容忍封装内存在抖动的能力的方法。该方法包括:提供具有用于数字通信的一发射器组的第一管芯,该发射器组包括第一发射器和第二发射器;提供具有用于数据通信的一接收器组的第二管芯;提供性能监视器;使用封装内迹线,将来自第一发射器的第一发射信号耦合到该接收器组中的接收器;将来自第二发射器的第二发射信号耦合到外部引脚;提供在第一发射信号和第二发射信号中引起抖动的输入信号;经由外部引脚测量第二发射信号中的抖动;以及使用性能监视器确定第二管芯的性能特征。

    链路速度协商期间的均衡器训练

    公开(公告)号:CN114584256B

    公开(公告)日:2024-08-23

    申请号:CN202111104695.4

    申请日:2021-09-18

    发明人: 孙俊清 钱浩立

    IPC分类号: H04L1/00 H04L25/03

    摘要: 本申请公开了链路速度协商期间的均衡器训练。一种说明性数字通信方法包括:对接收信号进行滤波以提供经滤波的接收信号;从经滤波的接收信号导出码元判决;检测接收信号的波特率;如果波特率高于预定速率,则对滤波器的一个或多个系数进行自适应;以及如果波特率低于预定速率,则抑制频率自适应。该方法可以在接收器中实现,接收器具有:滤波器,以将接收信号转换为经滤波的接收信号;判决元件,耦合到滤波器以导出码元判决;波特率检测器,以检测接收信号的波特率;以及自适应模块,使得如果波特率高于预定速率,则对滤波器的一个或多个系数进行自适应,如果波特率低于预定速率,则波特率检测器抑制自适应。

    用于增强的纠错的并行信道偏斜

    公开(公告)号:CN112217755B

    公开(公告)日:2023-11-03

    申请号:CN201910633052.5

    申请日:2019-07-11

    发明人: 孙俊清 钱浩立

    IPC分类号: H04L25/14 H04L1/00

    摘要: 数字通信发射器、系统和方法可以将偏斜引入并行传输信道,以增强前向纠错(FEC)解码器的性能。一个说明性串行器‑解串器(SerDes)发射器实施例包括:分组码编码器,所述分组码编码器被配置为将输入数据块序列转换为编码数据块序列;解复用器,所述解复用器被配置为以循环方式将来自编码数据块序列的代码码元分配给多个通道,所述多个通道对应于并行传输信道;偏斜器,所述偏斜器被配置为缓冲所述多个通道以提供相应的通道延迟,所述通道延迟彼此相差不少于编码数据块周期的一半;以及多个驱动器,每个驱动器被配置为在所述并行传输信道中的相应的一个并行传输信道上传输来自所述多个通道中的一个的代码码元。

    具有宽频率覆盖的PLL
    4.
    发明授权

    公开(公告)号:CN111416616B

    公开(公告)日:2023-09-15

    申请号:CN201911220652.5

    申请日:2019-12-03

    发明人: A·阿加 高翔 N·徐

    IPC分类号: H03L7/099

    摘要: 公开了具有宽频率覆盖的PLL。一个PLL实施例包括相位频率检测器、电荷泵与环路滤波器、压控振荡器、分频器与后分频器、1.5分频框以及复用器。压控振荡器生成具有在预先确定的频率范围内变化的频率的信号。当压控振荡器的频率范围覆盖小于2时,1.5分频框将压控振荡器的输出信号的频率除以1.5以同步具有无孔的、连续变化的频率的时钟信号。

    用于并行数字均衡器的眼图监测器

    公开(公告)号:CN113472708B

    公开(公告)日:2023-08-22

    申请号:CN202110097769.X

    申请日:2021-01-25

    发明人: 孙俊清 钱浩立

    IPC分类号: H04L25/03

    摘要: 本发明涉及用于并行数字均衡器的眼图监测器。说明性集成接收器电路实施例包括:模数转换器的集合,其响应于交错时钟信号对接收信号进行采样,以提供并行的经采样的接收信号的集合;均衡器,其将该并行的经采样的接收信号的集合转换为并行的经均衡的信号的集合;一个或多个量化器,其从该并行的经均衡的信号的集合中导出码元判决;数字定时电路,其基于该并行的经均衡的信号的集合来生成交错时钟信号;以及时钟偏斜调整电路,其提供所述交错时钟信号中的至少一个交错时钟信号相对于交错时钟信号中的至少一个其他交错时钟信号的可控偏斜。包括监测电路,用于提供码元判决的可靠性指示符;以及控制器,控制器确定可靠性指示符对可控偏斜的依赖性。

    用于高速串行链路的并行混合信号均衡的设备及方法

    公开(公告)号:CN112187683B

    公开(公告)日:2023-08-04

    申请号:CN202010552893.6

    申请日:2020-06-17

    发明人: 孙俊清 钱浩立

    IPC分类号: H04L25/03

    摘要: 接收器实施例具有均衡器,该均衡器包括:采样和保持元件的阵列,线性均衡器的阵列,以及判决元件的阵列。阵列中的每一个采样和保持元件利用相应的相位对模拟接收信号进行周期性地采样,以提供相关联的保持信号。阵列中的每一个线性均衡器形成来自采样和保持元件的阵列的保持信号的周期性更新的加权和。阵列中的每一个判决元件基于周期性更新的加权和中的至少一个导出码元判决的至少一个序列。所得的码元判决的序列被并行地输出。

    到表面发射器的高频信号耦合
    7.
    发明公开

    公开(公告)号:CN115832864A

    公开(公告)日:2023-03-21

    申请号:CN202111101243.0

    申请日:2021-09-18

    摘要: 本申请公开了到表面发射器的高频信号耦合。为了减少接合引线之间的串扰,说明性集成电路包括沿中心线布置的光电发射器的阵列,其中相邻的光电发射器在中心线的相对侧上具有接触焊盘。说明性组件包括具有光电发射器接触焊盘的阵列的集成电路芯片;具有凹陷的印刷电路板,印刷电路板芯片安装在其中;以及将接触焊盘与印刷电路板上的相应接触焊盘连接在一起的接合引线。说明性线缆连接器包括模块,模块将光纤光学地耦合到安装到印刷电路板的集成电路芯片上的光电发射器的阵列。每个光电发射器具有通过接合引线连接到印刷电路板接触焊盘的接触焊盘,用于每个光电发射器的接合引线相对于用于阵列中的任何相邻的光电发射器的接合引线沿相反方向布线。

    功率高效的非线性均衡器和方法
    8.
    发明公开

    公开(公告)号:CN115643135A

    公开(公告)日:2023-01-24

    申请号:CN202210608111.5

    申请日:2022-05-31

    发明人: 孙俊清

    IPC分类号: H04L25/03 H04B1/10

    摘要: 一个说明性均衡器使用以下组件将接收信号转换为码元判决序列:线性滤波器,该线性滤波器过滤接收信号,作为导出经均衡的信号样本的第一序列的一部分;第一判决元件,该第一判决元件从经均衡的信号样本的第一序列导出码元判决的暂定序列;非线性滤波器,该非线性滤波器当被启用时,将非线性补偿应用于经线性滤波的接收信号,作为导出经均衡的信号样本的第二序列的一部分;第二判决元件,该第二判决元件当被启用时,从经均衡的信号样本的第二序列导出替换码元判决;减法元件,该减法元件计算针对暂定序列中的每个码元判决的均衡误差;以及控制器,该控制器选择性地使得非线性滤波器和第二判决元件能够获得针对暂定序列中具有大于预定值的均衡误差的每个码元判决的替换码元判决。

    具有基于扰动影响的自适应的均衡器

    公开(公告)号:CN113973033B

    公开(公告)日:2023-01-13

    申请号:CN202110443528.6

    申请日:2021-04-23

    IPC分类号: H04L25/03

    摘要: 采用离散时间滤波器的均衡方法和均衡器被提供有基于动态扰动影响的自适应功能。在均衡过程期间可以单独地扰动抽头系数值,并且监视对残余ISI的影响以估计梯度分量或差矩阵的行。可以对梯度或差矩阵分量进行组装和滤波,以获得适于计算具有减小的自适应噪声的抽头系数更新的分量。基于动态扰动影响的更新可以与基于预先计算的扰动影响的更新进行内插,以实现更快的收敛,并更好地适应可归因于过程、电源电压和温度的变化的模拟组件性能变化。

    用于有源以太网电缆的调试布置

    公开(公告)号:CN112117572B

    公开(公告)日:2022-03-25

    申请号:CN201910542442.1

    申请日:2019-06-21

    摘要: 本申请公开了用于有源以太网电缆的调试布置。一种电缆、一种制造方法以及一种使用方法,各自促进产品开发、测试和调试。一种电缆制造方法的说明性实施例包括:将第一连接器插头连接至第一数据恢复和重新调制(DRR)设备并连接至第一控制器设备;以及将电信号导体耦合至第一DRR设备以传送去往和来自第二DRR设备的电传输信号,该第二DRR设备连接至第二连接器插头。第一控制器设备可操作以响应于主机命令而发起由第一DRR设备进行的调试转储并将该调试转储存储在非易失性存储器中。