一种数据中心的高速并行处理架构

    公开(公告)号:CN105045761B

    公开(公告)日:2018-08-28

    申请号:CN201510526525.3

    申请日:2015-08-26

    发明人: 林雪山

    IPC分类号: G06F15/163 G06F15/173

    摘要: 本发明涉及数据处理领域,公开了一种数据中心的高速并行处理架构,包括多块处理单板,其特征在于,一块处理单板包括:至少两个收发器、至少一个FPGA可编程逻辑芯片和至少两个处理器CPU,CPU通过CPU高速串行接口与所述FPGA芯片连接,所述FPGA芯片内部设有多个高速串行收发器核和对应的多个协处理器MCU;所述FPGA内嵌多个与各协处理器MCU相对应的嵌入式存储器;所述嵌入式存储器配置为可以读写操作的双端口模式。本发明实现了嵌入式CPU+FPGA架构,实现高速并行的硬件算法,极大的提高基本计算单元的处理能力,降低了系统调度延迟。

    一种基于神经网络的智慧能源节能方法及系统

    公开(公告)号:CN105045096A

    公开(公告)日:2015-11-11

    申请号:CN201510526523.4

    申请日:2015-08-26

    发明人: 林雪山

    IPC分类号: G05B13/02

    摘要: 本发明涉及智慧能源领域,公开了一种基于神经网络的智慧能源节能方法及系统,通过获取底层硬件的能耗数据,并将所述能耗数据发送至智慧能源管理平台;所述智慧能源管理平台根据底层硬件的所述能耗数据,利用经过训练的BP神经网络得到能耗数据的近似最优解,根据所述近似最优解和预先设置的负载阈值,确定节能优化策略;根据所述节能优化策略,调节底层硬件的控制参数,以优化底层硬件的能耗。本发明实现了能源管理平台的能源调度与远端节能控制优化。

    一种数据中心的高速并行处理架构

    公开(公告)号:CN105045761A

    公开(公告)日:2015-11-11

    申请号:CN201510526525.3

    申请日:2015-08-26

    发明人: 林雪山

    IPC分类号: G06F15/163 G06F15/173

    摘要: 本发明涉及数据处理领域,公开了一种数据中心的高速并行处理架构,包括多块处理单板,其特征在于,一块处理单板包括:至少两个收发器、至少一个FPGA可编程逻辑芯片和至少两个处理器CPU,CPU通过CPU高速串行接口与所述FPGA芯片连接,所述FPGA芯片内部设有多个高速串行收发器核和对应的多个协处理器MCU;所述FPGA内嵌多个与各协处理器MCU相对应的嵌入式存储器;所述嵌入式存储器配置为可以读写操作的双端口模式。本发明实现了嵌入式CPU+FPGA架构,实现高速并行的硬件算法,极大的提高基本计算单元的处理能力,降低了系统调度延迟。