-
公开(公告)号：CN101752385B
公开(公告)日：2011-12-28
申请号：CN200910252724.4
申请日：2009-12-02
申请人： 超捷公司
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L29/42328 , H01L27/11521 , H01L29/42336 , H01L29/7885
摘要： 一种存储器装置及其制造方法，其中在半导体衬底的表面中形成沟槽。源极和漏极区域限定其间的沟道区域。漏极在沟槽下面形成。沟道区域包括沿着沟槽的底部壁延伸的第一部分、沿着沟槽的侧壁延伸的第二部分和沿着衬底表面延伸的第三部分。浮栅布置在沟道区域第三部分上面。控制栅布置在该浮栅上面。选择栅至少部分布置在沟槽中并且相邻于沟道区域第一部分和第二部分。擦除栅布置为相邻于该浮栅并与之绝缘。
-
公开(公告)号：CN101794256A
公开(公告)日：2010-08-04
申请号：CN201010110265.9
申请日：2010-02-02
申请人： 超捷公司
IPC分类号： G06F12/06
CPC分类号： G06F12/0246 , G06F2212/7202
摘要： 在本发明中，一种非易失性存储器子系统包括非易失性存储器设备和存储器控制器。该存储器控制器控制所述非易失性存储器设备的操作，所述存储器控制器包括用于执行计算机程序指令以便将所述非易失性存储器设备分成多个分区的处理器，每一个分区具有用于损耗均衡和数据保持的可调节参数。该存储器子系统还包括用于提供时序信号给所述存储器控制器的时钟。
-
公开(公告)号：CN101752385A
公开(公告)日：2010-06-23
申请号：CN200910252724.4
申请日：2009-12-02
申请人： 超捷公司
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L29/42328 , H01L27/11521 , H01L29/42336 , H01L29/7885
摘要： 一种存储器装置及其制造方法，其中在半导体衬底的表面中形成沟槽。源极和漏极区域限定其间的沟道区域。漏极在沟槽下面形成。沟道区域包括沿着沟槽的底部壁延伸的第一部分、沿着沟槽的侧壁延伸的第二部分和沿着衬底表面延伸的第三部分。浮栅布置在沟道区域第三部分上面。控制栅布置在该浮栅上面。选择栅至少部分布置在沟槽中并且相邻于沟道区域第一部分和第二部分。擦除栅布置为相邻于该浮栅并与之绝缘。
-
公开(公告)号：CN101751348A
公开(公告)日：2010-06-23
申请号：CN200910246901.8
申请日：2009-12-01
申请人： 超捷公司
CPC分类号： G11C16/3418
摘要： 一种操作具有非易失性存储单元的阵列的NAND非易失性存储装置的控制器。该非易失性存储单元的阵列易于遭受存储在所述阵列的一个或多个存储单元中的数据丢失。所述控制器接口于主机装置并接收来自该主机装置的时间戳信号。所述控制器包括处理器，和具有存储由该处理器执行的程序代码的存储器。所述程序代码被配置为由该控制器接收来自该主机装置的时间戳信号；比较该接收的时间戳信号与所存储的信号，其中所存储的信号是通过该控制器在时间上较早地从该主机装置接收的时间戳信号；以及基于该比较步骤确定何时针对存储在该存储器阵列中的数据执行数据保持和刷新操作。
-
公开(公告)号：CN101739344A
公开(公告)日：2010-06-16
申请号：CN200910205967.2
申请日：2009-11-17
申请人： 超捷公司
CPC分类号： G06F12/0246 , G06F2212/7211
摘要： 一种存储器控制器控制非易失性存储装置的运行。该存储装置具有数据保存段和被擦除的保存段。该数据保存段具有第一多个块且该被擦除的保存段具有第二多个块。该第一和第二多个块的每一个具有被一起擦除的多个非易失性存储位。进一步地，每一块具有关联的计数器用于保存该块已被擦除的次数。该存储器控制器具有程序指令，使得基于与第一多个块的块关联的在每个计数器中包括的计数，扫描关联于第一多个块的块的计数器以选择第三个块，并且基于与第二多个块的块关联的在每个计数器中包括的计数，扫描关联于第二多个块的块的计数器以选择第四个块。该程序指令还被配置为从该第三个块转移数据到该第四个块，并且使所述第四个块关联于所述第一多个块。最后该程序指令被配置为擦除所述第三个块并且递增关联于所述第三个块的计数器，并且使所述第三个块关联于所述第二多个块。本发明还包括根据以上描述的步骤来运行非易失性存储装置的方法。
-
-
-
-
搜索结果
5 条记录 (耗时 0.028 秒)
