公开(公告)号：CN102804153A

公开(公告)日：2012-11-28

申请号：CN201180010180.6

申请日：2011-02-14

Applicant: ARM有限公司

Inventor： 理查德·罗伊·格里森思怀特

IPC: G06F12/10 ,  G06F12/14

CPC classification number: G06F12/145 ,  G06F12/1009

Abstract: 一种数据处理设备(2)设置有操作在一个或多个安全模式(40)和一个或多个非安全模式(42)中的处理电路(8)。当操作在非安全模式中时，存储器的一个或多个区域是不可访问的。存储器管理单元(24)响应于页表数据而管理对包括安全存储器(22)和非安全存储器(6)的存储器的访问。当操作在安全模式中的一个中时，使用安全模式页表数据(36，38)。在安全模式页表数据的页表层次结构内的页表条目包括表安全字段(68，72)，其指示由该页表条目所指向的另一页表是存储在安全存储器(22)内还是非安全存储器(6)内。如果与存储器访问相关联的页表中的任一者存储在非安全存储器(6)内，则用表属性位NST来标记该存储器访问，该表属性位NST指示该存储器访问应被视为是非安全的。

公开(公告)号：CN102763092A

公开(公告)日：2012-10-31

申请号：CN201080064141.X

申请日：2010-12-16

Applicant: ARM有限公司

Inventor： 理查德·罗伊·格里森思怀特

IPC: G06F12/14

CPC classification number: G06F12/1491 ,  G06F21/52 ,  G06F21/74 ,  G06F21/79 ,  G06F2221/2105

Abstract: 一种用于处理数据(2)的设备，包括处理器(8)、存储器(6)和存储器控制电路(12)。处理器(8)在多种硬件模式中操作，包括特权模式和用户模式。当在特权模式中操作时，如果寄存器(46)内的安全标志被设置以表示防止机制有效，则存储器控制电路(12)防止处理器(8)从用户模式内可写入的存储器(6)内的存储器地址区域(34、38、42)获取指令。

公开(公告)号：CN102713874A

公开(公告)日：2012-10-03

申请号：CN201080046966.9

申请日：2010-09-28

Applicant: ARM有限公司

Inventor： 皮特·安德鲁·里奥克勒 ,  布鲁斯·詹姆斯·梅休森 ,  克里斯多芬·威廉姆·莱科克 ,  理查德·罗伊·格里森思怀特

IPC: G06F13/16

CPC classification number: G06F13/362 ,  G06F13/1621 ,  G06F13/1689 ,  G06F13/364

Abstract: 互连电路系统(10)被配置为对一阻隔交易请求进行响应，以保持交易请求流内至少一些交易请求相对于所述阻隔交易请求的排序，这是通过不允许所述交易请求流中在所述阻隔交易请求之前发生的至少一些所述交易请求相对于所述交易请求流中在所述阻隔交易请求之后发生的至少一些所述交易请求的重排序而实现的；其还包括一响应信号产生器，所述响应信号产生器响应于所述阻隔交易请求之接收而发出一响应信号，所述响应信号向上游阻断电路系统(90)指明可进一步传输因响应所述阻隔交易请求而发生延迟的任何交易请求。