一种OSCPPS修正方法与装置
    81.
    发明公开

    公开(公告)号:CN104753497A

    公开(公告)日:2015-07-01

    申请号:CN201410623415.4

    申请日:2014-11-06

    IPC分类号: H03K3/011

    摘要: 本发明涉及一种OSCPPS修正方法与装置,取得OSCPPS当前上升沿时标T10和GPSPPS当前上升沿时标T20;OSCPPS的秒脉冲间隔为ΔT1,GPSPPS的秒脉冲间隔为ΔT2;在GPSPPS有效的情况下,判断OSCPPS是否超前GPSPPS;计算确定下一秒脉冲输出时刻T11=T10+ΔT1,若OSCPPS超前GPSPPS,则ΔT1增加设定时间ω;若OSCPPS滞后GPSPPS,则ΔT1减少设定时间ω;若同相位,则判断OSCPPS与GPSPPS的步长是否一致;若一致,则ΔT1增加设定时间ω,若不一致,则ΔT1减少设定时间ω。本发明实时比较GPSPPS与OSCPPS的相位差,在FPGA内部通过缓慢地增加或者减少晶振秒脉冲间隔计数的方法来实现对OSCPPS的修正,最终达到OSCPPS跟随GPSPPS稳定输出的目的。

    一种高效率的晶振频率守时方法

    公开(公告)号:CN104536285A

    公开(公告)日:2015-04-22

    申请号:CN201410689747.2

    申请日:2014-11-25

    IPC分类号: G04G7/00 G04R20/02

    摘要: 本发明涉及一种高效率的晶振频率守时方法,该方法利用设备可接收对时设备的对时信号或GPS接收模块输出的信号,在对时信号或卫星信号正常时,计算并缓存每秒晶振计数个数;在对时信号或卫星信号丢失时,根据记录的秒脉冲晶振计数计算平均每秒晶振计数个数,并对产生的余数进行均摊,利用平均计算和余数均摊后的每秒晶振计数个数提供秒脉冲进行守时。本发明提高了设备的守时精度和运行效率。

    一种智能变电站中选相合闸控制器测试系统及方法

    公开(公告)号:CN104360680A

    公开(公告)日:2015-02-18

    申请号:CN201410576513.7

    申请日:2014-10-24

    IPC分类号: G05B23/02

    CPC分类号: G05B23/0213

    摘要: 本发明公开了一种智能变电站中选相合闸控制器测试系统及方法,测试系统包括模拟量输出单元,合并单元,被测设备和录波器,模拟量输出单元用于提供模拟量输出;合并单元用于采集模拟量信息,并将采集的模拟量信息发给被测设备;被测设备包含选相合闸控制器和出口继电器,用来选相合闸控制,根据接收到的合并单元发送的数据驱动出口继电器触点闭合;录波器能够对模拟量和数字量录波并存储。本发明的测试方法通过查看对比录波器所录的波形既能找出出口继电器触点闭合时间和三相正弦波信号过零点时间,计算出口继电器触点闭合时间和三相正弦波信号过零点时间的差值,得出选相合闸的精度,又能校正该选相合闸控制器测试系统的误差。

    一种OSCPPS修正方法与装置
    87.
    发明授权

    公开(公告)号:CN104753497B

    公开(公告)日:2017-05-24

    申请号:CN201410623415.4

    申请日:2014-11-06

    IPC分类号: H03K3/011

    摘要: 本发明涉及一种OSCPPS修正方法与装置,取得OSCPPS当前上升沿时标T10和GPSPPS当前上升沿时标T20;OSCPPS的秒脉冲间隔为ΔT1,GPSPPS的秒脉冲间隔为ΔT2;在GPSPPS有效的情况下,判断OSCPPS是否超前GPSPPS;计算确定下一秒脉冲输出时刻T11=T10+ΔT1,若OSCPPS超前GPSPPS,则ΔT1增加设定时间ω;若OSCPPS滞后GPSPPS,则ΔT1减少设定时间ω;若同相位,则判断OSCPPS与GPSPPS的步长是否一致;若一致,则ΔT1增加设定时间ω,若不一致,则ΔT1减少设定时间ω。本发明实时比较GPSPPS与OSCPPS的相位差,在FPGA内部通过缓慢地增加或者减少晶振秒脉冲间隔计数的方法来实现对OSCPPS的修正,最终达到OSCPPS跟随GPSPPS稳定输出的目的。

    一种智能变电站同步时钟装置抗干扰方法

    公开(公告)号:CN104468071A

    公开(公告)日:2015-03-25

    申请号:CN201410576779.1

    申请日:2014-10-24

    IPC分类号: H04L7/00 H04L12/813

    摘要: 本发明涉及一种智能变电站同步时钟装置抗干扰方法,采用两层主动防御措施抵抗网络干扰,步骤如下:1)统计具有相同CRC的报文数量,判断是否大于门槛值,若大于门槛值就在设定时间内屏蔽该报文;2)检测具有相同目的MAC地址的报文,并统计该报文流量,判断是否大于门槛值,若大于门槛值就在设定时间内屏蔽该报文;进一步对输入秒脉冲进行消抖及超时处理以抵抗电磁干扰,保持对时信号的稳定性。在电磁干扰以及网络流量干扰情况下,采用本发明方法使同步时钟装置保持对时精度,并且能够稳定可靠地运行。

    一种智能变电站同步时钟装置抗干扰方法

    公开(公告)号:CN104468071B

    公开(公告)日:2017-08-22

    申请号:CN201410576779.1

    申请日:2014-10-24

    IPC分类号: H04L7/00 H04L12/813

    摘要: 本发明涉及一种智能变电站同步时钟装置抗干扰方法,采用两层主动防御措施抵抗网络干扰,步骤如下:1)统计具有相同CRC的报文数量,判断是否大于门槛值,若大于门槛值就在设定时间内屏蔽该报文;2)检测具有相同目的MAC地址的报文,并统计该报文流量,判断是否大于门槛值,若大于门槛值就在设定时间内屏蔽该报文;进一步对输入秒脉冲进行消抖及超时处理以抵抗电磁干扰,保持对时信号的稳定性。在电磁干扰以及网络流量干扰情况下,采用本发明方法使同步时钟装置保持对时精度,并且能够稳定可靠地运行。