-
公开(公告)号：CN1098487C
公开(公告)日：2003-01-08
申请号：CN98121455.X
申请日：1998-11-02
申请人： 摩托罗拉公司
IPC分类号： G06F9/30
CPC分类号： G06F9/30094 , G06F9/30079 , G06F9/30087 , G06F9/4812
摘要： 一种方法和装置影响数据处理器(10)内的随后指令的处理。在一个实施例中，由数据处理器(10)执行延迟中断识别指令(IDLY4)，从而延迟或有条件地延迟中断识别一个被控制的时间间隔，或者是一个预定的时间段，或者是一个预定数目的指令，使得指令的读/修改/写顺序可以不用限定修改操作的专用指令来执行。IDLY4指令可以影响随后指令影响条件位(38)的方式。因而条件位(38)可被用于确定在执行IDLY4指令之后的不识别中断的时间间隔期间是否发生异常处理。
-
公开(公告)号：CN1330782A
公开(公告)日：2002-01-09
申请号：CN99814454.1
申请日：1999-11-30
申请人： 国际商业机器公司
发明人： 加里·D·卡彭特 , 菲利浦·L·德巴克 , 马克·E·迪安 , 戴维·B·格拉克 , 罗纳德·L·勒克霍尔德
IPC分类号： G06F9/46
CPC分类号： G06F9/4812
摘要： 非均匀存储器存取(NUMA)计算机系统包括至少二个通过节点互相连接的节点,其中至少一个节点包括用于为中断服务的处理器。把这些节点分割成多个外部中断域,从而总是把外部中断提交给其中出现该中断的外部中断域内的处理器。尽管每个外部中断域典型地只包含单个节点,可实现中断沟道效应或中断漏斗效应以路由外部中断从而提交给一处理器。一旦提交给处理器,可接着在任何处理器上执行中断处理软件以服务该外部中断。和现有技术相比,通过减小中断处理器的轮询链的尺寸可迅速为外部中断服务。除外部中断外,本发明的中断体系结构支持处理器间的中断(IPI),从而任何处理器可中断自己或者中断该NUMA计算机系统中的一个或多个其它处理器。
-
公开(公告)号：CN1172986A
公开(公告)日：1998-02-11
申请号：CN97114098.7
申请日：1997-07-07
申请人： 三菱电机株式会社
发明人： 黑泽寿好
IPC分类号： G06F9/46
CPC分类号： G06F9/4812 , G05B15/02 , G05B19/042 , G05B2219/25342 , G05B2219/25343 , G05B2219/25347
摘要： 在不保证实时性的个人计算机用的操作系统中(PC－OS),通过在输入输出的设备驱动器的位置上提供实时处理,不改变PC－OS就可以实现实时应用程序和PC应用程序的共存。具有:PC－OS调出输入输出设备驱动器的机构;将获得的CPU使用权分配给各实时处理程序的第2调度工具;作为实时处理程序的安装工具和处理程序间通信机构。
-
公开(公告)号：CN1070496A
公开(公告)日：1993-03-31
申请号：CN92110194.5
申请日：1992-08-28
申请人： 英特尔公司
IPC分类号： G06F9/46
CPC分类号： G06F9/4812
摘要： 微处理器系统设一专用存储区用以存储中断服务例程、处理器状态数据、指出CPU是否从暂停状态被中断的暂停指示器。该专用存储区通常不作为主存空间部分加以映射，从保证不被操作及应用程序所访问。具有比所有可屏蔽、不可屏蔽中断要高的优先级的不可屏蔽的系统管理程序中断加到CPU中断。如中断时CPU处于暂停状态，则由所加中断置位暂停状态指示器。将恢复指令加到CPU指令以将CPU恢复为中断前状态。如在恢复时暂停状态指示器保持置位，则由恢复指令重新执行暂停指令。
-
公开(公告)号：CN1013067B
公开(公告)日：1991-07-03
申请号：CN89109161.0
申请日：1989-12-09
申请人： 国际商业机器公司
发明人： 格里高里·弗雷德里克·格罗霍斯基 , 杰姆斯·阿兰·卡尔 , 迈洪·恩古岩浮 , 大卫·斯科特·雷
IPC分类号： G06F9/38
CPC分类号： G06F9/4812 , G06F9/3822 , G06F9/3836 , G06F9/3861 , G06F9/3877 , G06F9/3885
摘要： 数据系统包括一贮存至少需由两个处理器操作的指令存储缓冲器。二个处理器执行缓冲器中的指令。指令分配电路向处理器分配指令。至少一个处理器具有在由另一个处理器执行指令序列中的上述指令前执行所分配的指令的能力。至少一个处理器具有延迟执行一条可中断指令直到该指令在序列中的适当序列号中能被执行时为止的能力。一旦出现中断，处理器能立即清除缓冲器以存储要执行的中断软件指令。
-
公开(公告)号：CN1011357B
公开(公告)日：1991-01-23
申请号：CN88100705
申请日：1988-02-05
申请人： 美国电话电报公司
发明人： 布赖恩·肯特·斯特雷理奥夫
IPC分类号： G06F13/14
CPC分类号： G06F9/4812 , G06F9/4843
摘要： 一主从多处理机通过连接从处理机至单处理机输入/输出槽并最低限度改变单处理机操作系统方式产生。初始化时用一程序改变从属中断矢量方向使其指向一公用中断处理程序。在从处理机上执行进程前，用另一程序使该进程的执行堆栈上下限变差。执行进程时调用不中断操作系统使执行堆栈指示字对照堆栈上下限值由固件自动检查。出现中断或遇到堆栈异常时分别暂停执行该进程并调用中断处理程序或从属堆栈异常处理程序。
-
公开(公告)号：CN105607720B
公开(公告)日：2019-08-09
申请号：CN201510790843.0
申请日：2015-11-17
申请人： 联发科技股份有限公司
IPC分类号： G06F1/3287 , G06F1/3293 , G06F9/50
CPC分类号： G06F1/3287 , G06F1/3206 , G06F1/324 , G06F9/4812 , G06F9/5088 , G06F9/5094 , Y02D10/126 , Y02D10/171 , Y02D50/20
摘要： 一种管理多重丛集系统的能源效率的方法。此系统检测作用中丛集的目前操作频率进入至或越过作用中丛集的一或多个预设频率点区中任一者的一事件，其中，作用中丛集包括一或多个第一处理器核心。当此事件被检测到时，系统执行以下步骤：识别一目标丛集，其中，目标丛集包括一或多个第二处理器核心，每一第一处理器核心与每一第二处理器核心具有不同的能源效率特性；启用在目标丛集中的至少一第二处理器核心；决定是否将一或多个中断请求由作用中丛集转移至目标丛集；以及根据效率与功率需求来决定是否将作用中丛集中至少一第一处理器核心停用。
-
公开(公告)号：CN108762051A
公开(公告)日：2018-11-06
申请号：CN201810305404.X
申请日：2018-04-08
申请人： 天芯智能(深圳)股份有限公司
发明人： 曹荣林
CPC分类号： G04G9/00 , G04G21/00 , G04G21/06 , G06F9/4812
摘要： 本发明适用于指针式智能手表技术领域，提供了一种指针式智能手表的延时控制方法及装置，该延时控制方法包括：设置智能手表的工作状态的层级；当所述智能手表处于解锁状态时，判断预设时间阈值内是否监听到下一次触发事件；若预设时间阈值内未监听到下一次触发事件，则确定所述智能手表的当前工作状态及其层级；若所述当前工作状态的层级为最高层级，则锁定所述智能手表；若所述当前工作状态的层级不为最高层级，则控制所述智能手表退出当前工作状态，进入高一层级的工作状态。本发明解决了现有技术中的指针式智能手表的按键操作繁琐不方便的技术问题。
-
公开(公告)号：CN108334407A
公开(公告)日：2018-07-27
申请号：CN201711452834.6
申请日：2017-12-27
申请人： 德州仪器公司
发明人： 赫图尔·桑维 , 尼拉吉·南丹 , 米希尔·纳伦德拉·莫迪 , K·S·漆尼什
CPC分类号： G06F9/5027 , G06F9/4812 , G06F2209/5018 , G06F9/4881
摘要： 本发明提供一种用于在包含在数据处理装置中的硬件线程调度程序上执行并行线程的方法，所述方法包含：在所述硬件线程调度程序上配置第一线程(1100)，其中所述第一线程包含包括在所述数据处理装置中的硬件数据处理节点的第一子组的任务；由所述硬件线程调度程序发起所述第一线程的执行(1102)；在所述硬件线程调度程序上配置第二线程(1104)，其中所述第二线程包含包括在所述数据处理装置中的硬件数据处理节点的第二子组的任务；及由所述硬件线程调度程序发起所述第二线程的执行(1106)，其中所述第二线程与所述第一线程并行执行。
-
公开(公告)号：CN104303143B
公开(公告)日：2018-07-24
申请号：CN201380025205.9
申请日：2013-03-19
申请人： 密克罗奇普技术公司
IPC分类号： G06F9/30
CPC分类号： G06F9/4812 , G06F9/30101 , G06F9/3012 , G06F9/30123 , G06F9/30138
摘要： 本发明揭示一种微处理器或微控制器装置，其可具有中央处理单元CPU、与所述CPU耦合的数据存储器，其中所述数据存储器被分为多个存储体，其中存储体选择寄存器确定哪一存储体当前与所述CPU耦合。此外，提供第一组及第二组特殊功能寄存器，其中在发生上下文切换时，选择所述第一组或所述第二组特殊功能寄存器作为所述CPU的作用中上下文寄存器，且选择相应的另一组特殊功能寄存器作为非作用中上下文寄存器，其中所述作用中上下文寄存器中的至少一些寄存器被存储器映射到所述数据存储器的两个以上存储体，且其中所述非作用中上下文寄存器的全部寄存器被存储器映射到所述数据存储器内的至少一个存储器位置。
-
-
-
-
-
-
-
-
-
搜索结果
443 条记录 (耗时 0.015 秒)
