-
公开(公告)号：CN117577151A
公开(公告)日：2024-02-20
申请号：CN202311657064.4
申请日：2023-12-05
Applicant: 清华大学
Abstract: 本公开的实施例提供了一种存储单元、忆阻器阵列、存算一体电路、操作方法。该存储单元包括n个权重单元以及横向选通管。n个权重单元中的每个包括第一忆阻器元件和第一开关元件，第一忆阻器元件的第一电极与第一开关元件的第一极电连接，第一忆阻器元件的第二电极作为对应的权重单元的第二端且用于接收第一位线信号，n个权重单元的第一开关元件的第二极分别用作对应的权重单元的第一端且彼此电连接，并与横向选通管的第一端电连接，各个第一开关元件的控制极分别用于接收不同的第一字线信号，横向选通管的第二端用于接收源线信号，横向选通管的控制端用于接收第二字线信号。
-
公开(公告)号：CN117497026A
公开(公告)日：2024-02-02
申请号：CN202210876166.4
申请日：2022-07-25
Applicant: 清华大学
IPC: G11C13/00
Abstract: 提供一种存储器单元、阵列电路结构及数据处理方法。存储器单元包括至少一个阻变器件和至少两个开关元件，至少一个阻变器件包括第一阻变器件，至少两个开关元件包括第一开关元件以及第二开关元件，第一阻变器件的第一端与第一位线端连接；第一开关元件的第一极与第一阻变器件的第二端连接，第一开关元件的第二极与第二开关元件的第一极连接，第一开关元件的控制极与第一字线端连接；第二开关元件的第二极与源线端连接，第二开关元件的控制极与选择控制端连接。该存储器单元可实现对至少一个阻变器件单独控制，当多个该存储器单元设置于阵列电路中进行并行计算时，可使得阵列电路结构具有较高的控制灵活性，功耗小，且计算结果具有较高准确度。
-
公开(公告)号：CN117492349A
公开(公告)日：2024-02-02
申请号：CN202311695472.9
申请日：2023-12-11
Applicant: 清华大学
Abstract: 本公开提供一种时间数字转换器、数字读出电路以及电子装置，该时间数字转换器包括第一量化单元、第二量化单元以及输出单元，其中，第一量化单元被配置为对输入的延时信号进行第一量化以得到第一量化结果以及时间残差信号；第二量化单元被配置为对时间残差信号进行第二量化以得到第二量化结果；输出单元被配置为根据第一量化结果以及第二量化结果得到延时信号对应的目标量化结果，其中，第一量化对应于目标量化结果的高位部分，第二量化对应于目标量化结果除高位部分之外的低位部分。该时间数字转换器、数字读出电路以及电子装置能够通过两级量化结构避免全部时间信号通过低位量化转换为数字信号，降低时间数字转换的功耗。
-
公开(公告)号：CN116761501A
公开(公告)日：2023-09-15
申请号：CN202210202535.1
申请日：2022-03-03
Applicant: 清华大学
IPC: H10N70/20
Abstract: 一种忆阻器及其制备方法，该忆阻器包括第一电极、第二电极以及第一电极和第二电极之间的阻变层，其中，该阻变层包括金属氧化物，且配置为在第一电极和第二电极上施加的电压信号的控制下形成连接第一电极和第二电极的金属氧化物通道，该金属氧化物通道可以至少部分被相变以在第一导电态和第二导电态之间转变，该金属氧化物掺杂有掺杂元素，该掺杂元素与金属氧化物中的部分氧原子通过化学键键合。该忆阻器可具有形态、位置等更稳定的金属氧化物通道，且具有更稳定的第一导电态和第二导电态之间转变所处的阈值电压和保持电压。
-
公开(公告)号：CN115553789A
公开(公告)日：2023-01-03
申请号：CN202211103792.6
申请日：2022-09-09
Applicant: 清华大学
Abstract: 一种信号采集处理装置及方法、电子设备。该信号采集处理装置包括信号采集模块和信号处理模块，信号采集模块包括：信号采集电极，配置为采集第一电信号；第一滤波电路，配置为接收第一电信号，使用第一忆阻器对第一电信号进行滤波，得到第二电信号；信号处理模块包括：第二滤波电路，配置为接收第二电信号，使用多个第二忆阻器对第二电信号在多个频带内进行滤波，得到多个特征信号；信号特征求取电路，配置为基于多个特征信号得到多个特征值；以及特征应用电路，配置为根据多个特征值得到输出结果。该信号采集处理装置结构简单，具有更小的电路面积和功耗，利用忆阻器的电导可调特性，便捷地调节滤波电路的截止频率，使得信号处理的自由度更高。
-
Patent Agency Ranking
公开(公告)号：CN114418080A
公开(公告)日：2022-04-29
申请号：CN202210108371.6
申请日：2022-01-28
Applicant: OPPO广东移动通信有限公司 , 哲库科技(上海)有限公司 , 清华大学
IPC: G06N3/063
Abstract: 本申请实施例公开了一种存算一体运算方法、忆阻器神经网络芯片及存储介质，其中，忆阻器神经网络芯片包括：至少一个模拟存算宏单元和至少一个混合存算宏单元，至少一个所述模拟存算宏单元与至少一个所述混合存算宏单元连接；所述至少一个模拟存算宏单元，用于在单元内的忆阻器阵列上施加输入的模拟电压，并将产生的模拟电流转换成预设范围内的模拟电压后输出；所述至少一个混合存算宏单元，用于在单元内的忆阻器阵列上施加所述至少一个模拟存算宏单元输出的模拟电压，并将产生的模拟电流依次进行钳位、相减、模数转换后输出。
-
公开(公告)号：CN105719694B
公开(公告)日：2019-12-03
申请号：CN201610046803.X
申请日：2016-01-22
Applicant: 清华大学 , 北京兆易创新科技股份有限公司
Abstract: 提供了一种NAND存储器的多比特编程方法及装置。所述方法包括：将被编程的多比特数据写入数据锁存器组；将所述多比特数据从格雷码码字转换为加速编码码字；确定存储阵列中需要被编程的目标阈值电压大于预定电压的存储单元和目标阈值电压不大于所述预定电压的存储单元；将目标阈值电压大于所述预定电压的各所述存储单元预编程到中间态电压；对目标阈值电压不大于所述预定电压的各所述存储单元进行编程以及执行编程验证操作、锁存扫描操作以及确认扫描操作；对目标阈值电压大于所述预定电压的各所述存储单元进行编程以及执行编程验证操作、锁存扫描操作以及确认扫描操作。所述方法根据锁存器的结构重新设计编码，减少了编程过程中复杂的冗余操作的数量，因而可以加快编程的速度，降低功耗。
-
公开(公告)号：CN105976866B
公开(公告)日：2019-11-26
申请号：CN201610252389.8
申请日：2016-04-21
Applicant: 清华大学 , 北京兆易创新科技股份有限公司
IPC: G11C16/10
Abstract: 二进制数据序列的编码方法、存储装置和电子设备。在所述编码方法中，所述二进制数据序列包括n位数据，n为大于1的整数，其中在所述n位数据中包括m个逻辑“0”数据，0≤m≤n，m为整数，当m＝0时，所述二进制数据序列被编码为0；当m＝1时，该二进制数据序列编码为1～C(n,1)之间的数值；当1＜m＜n时，该二进制数据序列编码为在之间的数值；当m＝n时，所述二进制数据序列被编码为2n‑1。所述存储装置的缓存电路中存储的数据采用上述编码方法。
-
公开(公告)号：CN105976866A
公开(公告)日：2016-09-28
申请号：CN201610252389.8
申请日：2016-04-21
Applicant: 清华大学 , 北京兆易创新科技股份有限公司
IPC: G11C16/10
Abstract: 二进制数据序列的编码方法、存储装置和电子设备。在所述编码方法中，所述二进制数据序列包括n位数据，n为大于1的整数，其中在所述n位数据中包括m个逻辑“0”数据，0≤m≤n，m为整数，当m＝0时，所述二进制数据序列被编码为0；当m＝1时，该二进制数据序列编码为1～C(n,1)之间的数值；当1＜m＜n时，该二进制数据序列编码为在之间的数值；当m＝n时，所述二进制数据序列被编码为2n‑1。所述存储装置的缓存电路中存储的数据采用上述编码方法。
-
公开(公告)号：CN103077739B
公开(公告)日：2015-07-29
申请号：CN201210592868.6
申请日：2012-12-31
Applicant: 清华大学
IPC: G11C11/4063
Abstract: 本发明提出一种冗余结构动态随机访问存储单元，包括：写开关管、存储管、读开关管、冗余开关管、冗余存储管，第一、第二动态漏电补偿管，其中，写开关管、冗余开关管栅极受写入时序控制，漏极与写入位线相连，源极分别与存储管、冗余存储管栅极相连，存储管、冗余存储管栅极存储信息，源极接地，漏极都与读开关管漏极相连，读开关管栅极受读出时序控制，源极与读出位线相连，第一动态漏电补偿管栅极与冗余存储管栅极相连，源极与存储管栅极相连，漏极受动态补偿电压控制，第二动态漏电补偿管栅极与存储管栅极相连，源极与冗余存储管栅极相连，漏极受动态补偿电压控制。本发明的单元面积小、低功耗且与商用工艺兼容，能够克服软错误。
-
-
-
-
-
-
-
-
-
Search Results
116
records
(took 0.025 seconds)
