公开(公告)号：CN106209845A

公开(公告)日：2016-12-07

申请号：CN201610546795.5

申请日：2016-07-12

Applicant: 国家计算机网络与信息安全管理中心

Inventor： 何清林 ,  马秀娟 ,  张家琦 ,  王子厚 ,  王大伟 ,  朱佳伟 ,  刘培朋 ,  王维晟

IPC: H04L29/06 ,  H04L29/08

CPC classification number: H04L63/1408 ,  H04L63/1441 ,  H04L63/168 ,  H04L67/02

Abstract: 本发明公开了一种基于贝叶斯学习理论的恶意HTTP请求判定方法，该方法包括步骤如下：收集设定数量的正常HTTP请求和恶意HTTP请求；将收集的正常HTTP请求和恶意HTTP请求分别进行处理获得样本集，样本集中的样本包括样本类别和样本特征空间：将样本集作为训练集输入，利用贝叶斯分类学习算法，学习获得一个二次分类器；对待判定的HTTP请求，提取判定特征，获得判定特征空间，利用二次分类器中进行预测，判定是恶意的HTTP请求还是正常的HTTP请求，并以判定结果为待判定的HTTP请求添加标签，由此获得判定结果。该方法能够判断从用户终端侧发起的HTTP请求时恶意的请求还是正常的请求。

公开(公告)号：CN106066843A

公开(公告)日：2016-11-02

申请号：CN201610384154.4

申请日：2016-06-02

Applicant: 北京赛思信安技术股份有限公司 ,  国家计算机网络与信息安全管理中心

Inventor： 徐晓燕 ,  李高超 ,  周渊 ,  张露晨 ,  马秀娟 ,  唐积强 ,  徐小磊 ,  毛洪亮 ,  刘俊贤 ,  苏沐冉 ,  刘庆良 ,  何万江

IPC: G06F13/42 ,  H03M7/14

CPC classification number: G06F13/423 ,  G06F2213/0024 ,  H03M7/14

Abstract: 本发明公开了一种高速Base64并行编解码装置，其特征在于，包括用于数据理的编码模块和解码模块，其中编码模块包括：至少一个数据接收模块，至少一个编码控制模块，至少一个数据发送模块，解码模块包括：至少一个数据接收模块，至少一个解码控制模块，至少一个数据发送模块；本发明基于FPGA平台，实现了Base64编解码的16字节的并行处理，提升了Base64编解码的效率，并有效降低了CPU的资源消耗。

公开(公告)号：CN105207946A

公开(公告)日：2015-12-30

申请号：CN201510535316.5

申请日：2015-08-27

Applicant: 国家计算机网络与信息安全管理中心 ,  北京赛思信安技术股份有限公司

Inventor： 张良 ,  云晓春 ,  汪立东 ,  李晓倩 ,  谢铭 ,  黄成 ,  王子厚 ,  孙昊良 ,  张露晨 ,  何清林 ,  吴昊 ,  马秀娟 ,  张家琦 ,  黄文廷

IPC: H04L12/801 ,  G06F9/50

Abstract: 本发明一种网络数据包负载均衡和预解析方法，属于众核服务器的网络结构领域。包括以下步骤：一、在众核服务器下配置交换芯片；二、数据包经过外接接口进入交换芯片后，平均分给2个MPIPE；三、每个MPIPE将数据包转发到对应的TILERA CPU上，并进行预解析；四、在每个TILERA CPU上调用库函数创建数据包处理线程；五、为每个数据包处理线程分别绑定一个TILERA CPU核；六、将预解析结果分发到对应的数据包处理线程；七、各个处理线程分别通过库函数接收数据包并且得到预解析结果，保存源IP和目的IP。优点在于：使用交换芯片和MPIPE进行各个TILERA CPU之间的负载均衡，对于处理线程不需要再解析数据包，只对关注的数据包域进行处理；操作更加简便，提高数据包的处理能力。