公开(公告)号：CN106066843A

公开(公告)日：2016-11-02

申请号：CN201610384154.4

申请日：2016-06-02

Applicant: 北京赛思信安技术股份有限公司 ,  国家计算机网络与信息安全管理中心

Inventor： 徐晓燕 ,  李高超 ,  周渊 ,  张露晨 ,  马秀娟 ,  唐积强 ,  徐小磊 ,  毛洪亮 ,  刘俊贤 ,  苏沐冉 ,  刘庆良 ,  何万江

IPC: G06F13/42 ,  H03M7/14

CPC classification number: G06F13/423 ,  G06F2213/0024 ,  H03M7/14

Abstract: 本发明公开了一种高速Base64并行编解码装置，其特征在于，包括用于数据理的编码模块和解码模块，其中编码模块包括：至少一个数据接收模块，至少一个编码控制模块，至少一个数据发送模块，解码模块包括：至少一个数据接收模块，至少一个解码控制模块，至少一个数据发送模块；本发明基于FPGA平台，实现了Base64编解码的16字节的并行处理，提升了Base64编解码的效率，并有效降低了CPU的资源消耗。

公开(公告)号：CN105207946A

公开(公告)日：2015-12-30

申请号：CN201510535316.5

申请日：2015-08-27

Applicant: 国家计算机网络与信息安全管理中心 ,  北京赛思信安技术股份有限公司

Inventor： 张良 ,  云晓春 ,  汪立东 ,  李晓倩 ,  谢铭 ,  黄成 ,  王子厚 ,  孙昊良 ,  张露晨 ,  何清林 ,  吴昊 ,  马秀娟 ,  张家琦 ,  黄文廷

IPC: H04L12/801 ,  G06F9/50

Abstract: 本发明一种网络数据包负载均衡和预解析方法，属于众核服务器的网络结构领域。包括以下步骤：一、在众核服务器下配置交换芯片；二、数据包经过外接接口进入交换芯片后，平均分给2个MPIPE；三、每个MPIPE将数据包转发到对应的TILERA CPU上，并进行预解析；四、在每个TILERA CPU上调用库函数创建数据包处理线程；五、为每个数据包处理线程分别绑定一个TILERA CPU核；六、将预解析结果分发到对应的数据包处理线程；七、各个处理线程分别通过库函数接收数据包并且得到预解析结果，保存源IP和目的IP。优点在于：使用交换芯片和MPIPE进行各个TILERA CPU之间的负载均衡，对于处理线程不需要再解析数据包，只对关注的数据包域进行处理；操作更加简便，提高数据包的处理能力。

公开(公告)号：CN105187268A

公开(公告)日：2015-12-23

申请号：CN201510496152.X

申请日：2015-08-13

Applicant: 国家计算机网络与信息安全管理中心 ,  北京天地超云科技有限公司

Inventor： 邹昕 ,  周立 ,  孙福义 ,  张家琦 ,  李晓倩 ,  张露晨 ,  马秀娟 ,  翟海滨

IPC: H04L12/26 ,  H04L29/08 ,  H04J3/06

CPC classification number: H04L43/50 ,  H04J3/0661 ,  H04L67/10

Abstract: 本发明公开了一种用于集群计算环境的细粒度状态信息同步采集系统，涉及服务器使用技术领域。该系统包括：信息分析服务器和n个计算机主机，每个所述计算机主机上安装BMC芯片和信息采集子系统；信息采集子系统安装到计算机主机的操作系统中，BMC芯片独立与计算机主机的操作系统集成在计算机主机的主板上，BMC芯片和信息采集子系统分别与信息分析服务器数据连通；BMC芯片、信息采集子系统与计算机主机一一对应设置；信息采集子系统包括：信息接收存储模块、处理模块、传递模块和信息展示模块。本发明智能的采集、控制和自动回报大量服务器的运作状况，降低服务器系统运维成本，且可带外管理，实现了在非正常状况下远端管理系统。