一种异构多核系统及其核间通信方法、芯片和存储介质

    公开(公告)号:CN116028422A

    公开(公告)日:2023-04-28

    申请号:CN202310107157.3

    申请日:2023-02-14

    IPC分类号: G06F15/163 G06F9/54

    摘要: 本发明实施例提供一种异构多核系统及其核间通信方法、芯片和存储介质,属于嵌入式技术领域。异构多核系统包括发送核、接收核和关联于发送核及接收核之间的至少一个内存块,其中内存块被配置有用于存储实时性消息的实时消息区和用于存储非实时性消息的非实时消息区,且核间通信方法包括针对所述发送核:响应于实时性消息被存储至实时消息区而即时生成并向接收核发送中断通知;以及响应于非实时性消息被存储于非实时消息区,基于非实时消息区的存储状态而生成并向接收核发送中断通知。本发明的核间通信方法能够根据消息的实时性进行分类处理,对于实时性高的消息的即时响应,同时对于实时性低的消息延时处理,避免频繁处理操作,减少CPU的负担。

    程序执行方法、装置、电子设备和可读存储介质

    公开(公告)号:CN115373767B

    公开(公告)日:2023-01-20

    申请号:CN202211304456.8

    申请日:2022-10-24

    IPC分类号: G06F9/448 G06F21/57

    摘要: 本公开涉及计算机技术领域,具体涉及一种程序执行方法、装置、电子设备和可读存储介质,所述程序执行方法包括:在root用户中为非root用户创建专用地址,并在专用地址中创建专用地址文件,所述专用地址文件包括所述非root用户的权限信息;在专用地址接收所述非root用户发送的第一消息,所述第一消息中包含第一待执行程序的操作信息;在确定第一消息中包含的操作信息与专用地址文件中的权限信息匹配时,发送第二消息至所述非root用户;在专用地址接收所述非root用户发送的第一待执行程序,将第一待执行程序转换为第二待执行程序;执行第二待执行程序并返回第三消息至所述非root用户,以提高系统安全性。

    低温漂基准源的实现装置
    73.
    发明公开

    公开(公告)号:CN110515417A

    公开(公告)日:2019-11-29

    申请号:CN201910882730.1

    申请日:2019-09-18

    IPC分类号: G05F1/625

    摘要: 本发明公开了一种低温漂基准源的实现装置,包括:自加热模块,用于在温度控制信号的控制下对局部电路进行加热;低温漂基准电路,与所述自加热模块相连接,用于输出供外部模块使用的极低温漂参考电压VREF以及极低温漂参考电流IREF;以及温度检测模块,与所述低温漂基准电路相连接,用于检测所述低温漂基准电路的温度,并根据检测的温度发出温度控制信号,使所述低温漂基准电路的环境温度在所述预设区间的范围内。本发明提供的低温漂基准源的实现装置,使低温漂基准电路基本不受外界温度影响,降低了温度系数对电路的影响,且不提高电路的复杂度。

    布局布线优化方法、装置、计算机设备和存储介质

    公开(公告)号:CN116644708B

    公开(公告)日:2023-12-15

    申请号:CN202310900824.3

    申请日:2023-07-21

    IPC分类号: G06F30/392 G06F30/394

    摘要: 本说明书实施方式提供了一种布局布线优化方法、装置、计算机设备和存储介质。所述方法包括:获取包括多个网表单元的初始单元位置和多个线网的初始布线路径的初始布线结果;针对任一网表单元,基于初始单元位置和多个线网,确定任一网表单元的目标候选位置;其中,目标候选位置是根据紧密单元的位置、关键节点的位置、边界框目标收缩量对应的位置中的任一个确定的;在目标候选位置的周边区域确定任一网表单元的候选位置集合;根据候选位置集合和多个线网的初始布线路径,对任一网表单元进行重定位和预布线,得到优化布线结果,如此,可以提高布局和布线优化目标之间的关联性以及减小布局和布线优化目标之间的差距,提高布局布线的质量。

    布局布线优化方法、装置、计算机设备和存储介质

    公开(公告)号:CN116644708A

    公开(公告)日:2023-08-25

    申请号:CN202310900824.3

    申请日:2023-07-21

    IPC分类号: G06F30/392 G06F30/394

    摘要: 本说明书实施方式提供了一种布局布线优化方法、装置、计算机设备和存储介质。所述方法包括:获取包括多个网表单元的初始单元位置和多个线网的初始布线路径的初始布线结果;针对任一网表单元,基于初始单元位置和多个线网,确定任一网表单元的目标候选位置;其中,目标候选位置是根据紧密单元的位置、关键节点的位置、边界框目标收缩量对应的位置中的任一个确定的;在目标候选位置的周边区域确定任一网表单元的候选位置集合;根据候选位置集合和多个线网的初始布线路径,对任一网表单元进行重定位和预布线,得到优化布线结果,如此,可以提高布局和布线优化目标之间的关联性以及减小布局和布线优化目标之间的差距,提高布局布线的质量。

    快速存储器的测试方法及测试装置、存储介质、芯片

    公开(公告)号:CN115620794B

    公开(公告)日:2023-03-21

    申请号:CN202211442462.X

    申请日:2022-11-18

    IPC分类号: G11C29/02 G11C29/14 G11C29/18

    摘要: 本发明涉及芯片技术领域,具体公开了一种快速存储器的测试方法及测试装置、存储介质、芯片,其中,快速存储器包括非易失性寄存器存储阵列,测试方法包括:按照预设规则对快速存储器的校准参数进行处理得到校准值,其中,校准参数是对快速存储器进行校准获得的;将校准值写入非易失性寄存器存储阵列,以在快速存储器上电复位时从非易失性寄存器存储阵列中读出校准值,并根据预设规则对校准值进行校验以识别校准参数是否正确。由此,实现了对校准参数的校验功能,避免了因非易失性寄存器存储阵列的可靠性问题导致校准参数出错,进而产生不良后果的问题,有效提高了快速存储器的整体可靠性。

    快速存储器的测试方法及测试装置、存储介质、芯片

    公开(公告)号:CN115620794A

    公开(公告)日:2023-01-17

    申请号:CN202211442462.X

    申请日:2022-11-18

    IPC分类号: G11C29/02 G11C29/14 G11C29/18

    摘要: 本发明涉及芯片技术领域,具体公开了一种快速存储器的测试方法及测试装置、存储介质、芯片,其中,快速存储器包括非易失性寄存器存储阵列,测试方法包括:按照预设规则对快速存储器的校准参数进行处理得到校准值,其中,校准参数是对快速存储器进行校准获得的;将校准值写入非易失性寄存器存储阵列,以在快速存储器上电复位时从非易失性寄存器存储阵列中读出校准值,并根据预设规则对校准值进行校验以识别校准参数是否正确。由此,实现了对校准参数的校验功能,避免了因非易失性寄存器存储阵列的可靠性问题导致校准参数出错,进而产生不良后果的问题,有效提高了快速存储器的整体可靠性。