-
公开(公告)号：CN101425792B
公开(公告)日：2012-01-11
申请号：CN200810227128.6
申请日：2008-11-21
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种负反馈型混合积分器的双二阶单元，包括：第一级跨导-电容积分器，包括两个PMOS晶体管和一个电容，用于接收输入电压信号转换成电流信号，给电容充电，形成第一级积分器；第二级基于源极跟随器积分器，包括两个PMOS晶体管和一个电容，用于将第一级积分器输出的电压信号转换成电流信号，给电容充电，形成第二级积分器；反馈晶体管，包括两个NMOS晶体管，用于与两个积分器一起综合复数极点，并控制输出共模电压；电流源，提供双二阶单元的支路电流。本发明提出的负反馈型混合积分器的双二阶单元，用于级联设计方法实现高阶模拟滤波器。该结构中除了不需要共模反馈电路，还可以实现大于0dB的直流增益。
-
公开(公告)号：CN101667046B
公开(公告)日：2011-10-26
申请号：CN200910307867.0
申请日：2009-09-28
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种低压差电压调节器，属于电子电路技术领域。所述低压差电压调节器包括：误差放大器，误差放大器为一级折叠共源共栅放大器；与误差放大器耦接并接收控制电压的输出放大器，输出放大器包括串联的一个晶体管和两个分压电阻；与误差放大器和输出放大器分别耦接的频率补偿电路，频率补偿电路包括由至少一个晶体管构成的压控电流源电路和与压控电流源电路耦接的至少一个补偿电容。通过本发明的低压差电压调节器，可以解决目前电压调节器的补偿电容比较大，无法片上集成的问题，并且可以提供可全芯片集成的低压差电压调节器，该低压差电压调节器具有很好的电压抑制比特性，减少的补偿电容的数目，简化的补偿电路。
-
公开(公告)号：CN101854321A
公开(公告)日：2010-10-06
申请号：CN200910081096.8
申请日：2009-04-01
Applicant: 中国科学院微电子研究所
IPC: H04L27/26
Abstract: 本发明公开了一种降低OFDM系统同步模块功耗的方法，该方法包括：步骤101：在时间域上将接收的同步序列的符号位与本地已知序列的符号位进行扫频相关运算，得到整数倍频偏的估计值；步骤102：在时间域上将接收的频偏纠正后的同步序列的符号位和本地已知序列的符号位进行相关运算，得到FFT开窗的精确位置。利用本发，在保障系统同步性能的同时，降低了系统同步模块的工作功耗。
-
公开(公告)号：CN101841498A
公开(公告)日：2010-09-22
申请号：CN200910080053.8
申请日：2009-03-18
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种消除基于OFDM系统的子载波间干扰的方法，该方法包括：在时间域上计算当前OFDM帧符号中每个子载波的相角偏差θ(i，j)，并进行时间域相角补偿；以及同时对OFDM系统的频率域进行均衡运算。利用本发明，可以有效消除由于多径时延或者时变信道造成的子载波间干扰，从而有效降低由于ICI干扰造成的系统性能损失。
-
公开(公告)号：CN101282117B
公开(公告)日：2010-06-23
申请号：CN200710065175.0
申请日：2007-04-05
Applicant: 中国科学院微电子研究所
IPC: H03M1/34
Abstract: 本发明公开了一种动态比较器，包括预放大器和带驱动的正反馈锁存器，预放大器由时钟信号CLK和异步控制信号reset控制，带驱动的正反馈锁存器由CLK控制；当CLK为低电平时，reset为高电平，连接预放大器两个输出端的管子断开，预放大器对输入信号进行放大，正反馈锁存器复位；当CLK为高电平时，预放大器的尾电流管截止，且输出端与预放大器的负载之间也断开，正反馈锁存器工作，当正反馈锁存器输出比较结果时，reset变为低电平，连接预放大器输出端的管子闭合，使得预放大器的输出端复位。利用本发明，在具有传统动态比较器低功耗优点的情况下，提高了时钟控制预放大器的速度，使比较器可以工作在更高的频率下，并显著降低了动态比较器的回馈噪声。
-
Patent Agency Ranking
公开(公告)号：CN101295983B
公开(公告)日：2010-06-09
申请号：CN200710098684.3
申请日：2007-04-25
Applicant: 中国科学院微电子研究所
IPC: H03M1/12
Abstract: 本发明涉及流水线模数转换器中的采样保持电路技术领域，公开了一种双采样全差分采样保持电路，该电路包括第一差分开关电容单元、第二差分开关电容单元和双折叠支路运放；所述第一差分开关电容单元和双折叠支路运放在时钟信号ph1和phs为高时采样，在时钟信号ph2为高时保持；所述第二差分开关电容单元和双折叠支路运放在时钟信号ph2和phs为高时采样，在时钟信号ph1为高时保持。利用本发明，降低了因运放失调引起的输出直流偏移，提高了采样保持电路的精度，并提高了采样保持电路在保持相的建立速度。
-
公开(公告)号：CN101594121A
公开(公告)日：2009-12-02
申请号：CN200910303498.8
申请日：2009-06-22
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种超低压实现带通滤波器的双二阶单元，属于滤波器技术领域。所述双二阶单元包括：第一跨导模块，用于接收输入电压信号，并将输入电压信号转换为电流信号；第一差分电容，与第一跨导模块相连，形成第一积分单元，用于确定双二阶单元传输函数的复数共轭极点；第二跨导模块，用于接收输出电压信号，并将输出电压信号转换为电流信号；第二差分电容，与第一跨导模块和第二跨导模块相连，形成第二积分单元，用于确定双二阶单元传输函数的复数共轭极点；电流源模块，与第一跨导模块相连，用于提供双二阶单元的支路电流。本发明提供的双二阶单元，结构简单，容易实现，有效地降低了带通滤波器电路结构的复杂度和功耗，实现了超低电源电压。
-
公开(公告)号：CN1750006A
公开(公告)日：2006-03-22
申请号：CN200410074678.0
申请日：2004-09-13
Applicant: 中国科学院微电子研究所
IPC: G06F17/50 , G06F9/455 , H01L21/8244 , G11C11/41
Abstract: 本发明涉及半导体存储器技术领域，特别是一种基于静态随机存储器(SRAM)的快速仿真器及快速仿真方法。电路版图结构是由位于顶点处的存储单元和其它位置上的存储单元的等效电路模型所构成。仿真方法步骤如下：步骤1，找到并保留位于SRAM版图中顶点处的存储单元版图；步骤2，对其它位置上的存储单元版图提取相应的等效电路模型；步骤3，对这种等效的电路整个提取网表进行后仿真，而仿真过程中只需要仿真已保留的顶点处存储单元即可。这种快速仿真器及方法的特点是适用范围很广，不但适用于SRAM设计，还可以用于很多其它类型的存储器设计。
-
公开(公告)号：CN112152572B
公开(公告)日：2024-04-12
申请号：CN202011056141.7
申请日：2020-09-30
Applicant: 中国科学院微电子研究所
Abstract: 本公开提供了一种抗地电位漂移的信号接收电路和信号传输装置，其中，信号接收电路包括：第一相移电路、第二相移电路、差分比较器及参考电压切换电路；第一相移电路包括：第一输入端口、第一电阻、第一电容和第一输出端口；第二相移电路包括：第二输入端口、第二电阻、第二电容和第二输出端口；参考电压切换电路包括：参考电压源、第一逻辑开关、第二逻辑开关、第三逻辑开关、第四逻辑开关；差分比较器包括：第一正向比较输入端、第二正向比较输入端、第一负向比较输入端、第二负向比较输入端及输出端口。
-
公开(公告)号：CN117787360A
公开(公告)日：2024-03-29
申请号：CN202211143337.9
申请日：2022-09-20
Applicant: 中国科学院微电子研究所
IPC: G06N3/063 , G06N3/0464
Abstract: 本发明涉及一种混合精度运算单元、方法和阵列，属于运算单元设计领域。混合精度运算单元包括4个基于bit串行的混合精度乘法器，三个加法器和一个移位器；混合精度乘法器用于对2bit精度的激活值与1‑8bit连续精度可变的权重值进行乘加运算；移位器基于所述混合精度乘法器激活值的bit精度进行相应的移位；三个加法器用于进行相关的乘加运算。混合精度运算单元经过对4个混合精度乘法器的拼接融合支持激活值2、4、8bit精度可变，权重值1‑8bit连续精度可变的乘加运算，并且可以拓展成运算阵列，提高数据运算的并行性。在满足不同精度运算的需求的同时，极大程度减小计算位宽冗余和功耗、面积开销，实现对可变位宽精度的划分更为精细。
-
-
-
-
-
-
-
-
-
Search Results
217
records
(took 0.042 seconds)
