-
公开(公告)号：CN111354865A
公开(公告)日：2020-06-30
申请号：CN201811571169.7
申请日：2018-12-21
Applicant: 西安智盛锐芯半导体科技有限公司
IPC: H01L51/52
Abstract: 本发明涉及一种用于显示面板的封装件，包括基板和与基板相对设置的封装盖板，其中，封装盖板的与基板相对的表面上开设有用于封装显示面板的容纳凹槽；封装盖板的与基板相对的表面上包括围绕容纳凹槽的第一凸部以及围绕第一凸部的第二凸部；基板的与封装盖板相对的表面上开设有与第一凸部配合的封装胶槽以及与第二凸部配合的干燥剂槽；封装胶槽与第一凸部之间包括封装胶，干燥剂槽与第二凸部之间包括第一干燥剂；封装胶槽的内侧设有整圈的隔离槽。该封装件通过在封装盖板和基板上分别增加封装胶槽与第一凸部，增大了与封装胶的接触面，提高封装强度。
-
公开(公告)号：CN111354863A
公开(公告)日：2020-06-30
申请号：CN201811570430.1
申请日：2018-12-21
Applicant: 西安智盛锐芯半导体科技有限公司
IPC: H01L51/52
Abstract: 本发明涉及一种OLED封装结构，包括基板和与基板相对设置的封装盖板，其中，封装盖板的与基板相对的表面上开设有用于封装OLED器件的容纳凹槽；封装盖板的与基板相对的表面上包括围绕容纳凹槽的第一凸部以及围绕第一凸部的第二凸部；基板的与封装盖板相对的表面上开设有与第一凸部配合的封装胶槽以及与第二凸部配合的干燥剂槽；封装胶槽与第一凸部之间包括第一封装胶，干燥剂槽与第二凸部之间包括第一干燥剂；封装盖板的位于第一凸部与容纳凹槽之间的表面上设置有缓冲结构。该OLED封装结构通过在封装盖板上设置第一凸部，在基板上增加相配合的封装胶槽，增大了封装盖板和基板与封装胶的接触面积，提高了封装强度。
-
公开(公告)号：CN111341846A
公开(公告)日：2020-06-26
申请号：CN201811549385.1
申请日：2018-12-18
Applicant: 西安智盛锐芯半导体科技有限公司
IPC: H01L29/778 , H01L29/06 , H01L29/10
Abstract: 本发明涉及一种具有分级缓冲层的半导体器件，其结构自下而上依次包括：衬底层、导电层、半导体吸收层、第一缓冲层、第二缓冲层、外延层、沟道层、第三缓冲层和电极层；本发明通过设置多层缓冲层，且多层缓冲层具有连续增加的带隙，缓冲层被分级，分级的缓冲层的引入能够实现应力释放与位错过滤，以获得更好的晶体质量。
-
公开(公告)号：CN111327212A
公开(公告)日：2020-06-23
申请号：CN201811525705.X
申请日：2018-12-13
Applicant: 西安智盛锐芯半导体科技有限公司
Abstract: 本发明涉及一种整流防浪涌稳压电路，包括：整流子电路和防浪涌稳压子电路；其中，所述整流子电路的输入端连接市电电源，用于对输入的电压进行压降和整流后，输出整流电压；所述防浪涌稳压子电路连接所述整流电路，用于对所述整流电压进行防浪涌稳压保护，输出整流防浪涌稳压电压。本发明提供的防浪涌稳压保护电路能够实现整流、防浪涌、防静电、防反接和双端过压保护及稳压功能，对内部电路或者电压电流输出电路实现了有效的保护，避免使用了运算放大器、ADC、单片机等器件，其结构简单，体积小，效率高，容易实现，且成本低廉。
-
公开(公告)号：CN111326924A
公开(公告)日：2020-06-23
申请号：CN201811527687.9
申请日：2018-12-13
Applicant: 西安智盛锐芯半导体科技有限公司
IPC: H01R27/00 , H01R13/70 , H01R13/46 , H01R13/514 , H01R13/52
Abstract: 本发明属于电连接装置领域，具体涉及一种新型插排。包括电源插头、导线、插线板电路、插排外壳和若干插孔；插排外壳为六棱柱；插排外壳的下表面设有安置槽，电源插头安装在安置槽内，并且电源插头的插头脚凸出于凹槽；安置槽内还设有通孔；插排外壳的上表面设有与电源插头相适配的插孔；插线板电路安装在插排外壳内；六棱柱的每个侧面都设有若干插孔。本发明通过将电源插头固定在插排外壳下表面，并在插排外壳上表面设置与电源插头相适配的插孔，可以在需要多个插孔的情况下，将插排叠加，上一层插排下表面的电源插头与下一层插排上表面的插孔连接，此时电源插头与插孔的连接不仅可以实现电源的连通，也可以防止插排侧滑。
-
Patent Agency Ranking
公开(公告)号：CN111326628A
公开(公告)日：2020-06-23
申请号：CN201811525634.3
申请日：2018-12-13
Applicant: 西安智盛锐芯半导体科技有限公司
Abstract: 本发明涉及一种基于N型掺杂叠层和功能层的发光二极管，包括衬底层；缓冲层，位于衬底层上；N型半导体层，位于缓冲层上；N型掺杂叠层，位于N型掺杂层上，N型掺杂叠层包括若干第一N型掺杂层和若干第二N型掺杂层；量子阱发光层，位于N型掺杂叠层上；功能层，位于所述量子阱发光层上，功能层包括电子阻挡层、第一空穴注入层和第二空穴注入层；P型掺杂层，位于功能层上；P型半导体层，位于P型掺杂层上。本发明的发光二极管设置有N型掺杂叠层，可以降低电子的迁移速率，通过调整电子迁移至量子阱发光层的速率，可以提高量子阱发光层中空穴与电子发生辐射复合的概率，从而提高发光二极管的发光效率。
-
公开(公告)号：CN111326619A
公开(公告)日：2020-06-23
申请号：CN201811527526.X
申请日：2018-12-13
Applicant: 西安智盛锐芯半导体科技有限公司
Abstract: 本发明涉及一种具有电子阻挡能力的半导体发光元件，包括：衬底层；缓冲层，位于所述衬底层上；N型半导体层，位于所述缓冲层上；N型掺杂层，位于所述N型半导体层上；量子阱发光层，位于所述N型掺杂层上；电子阻挡层，位于所述量子阱发光层上，所述电子阻挡层包括依次层叠于量子阱发光层上的第一电子阻挡层、第二电子阻挡层和第三电子阻挡层；P型掺杂层，位于所述电子阻挡层上；P型半导体层，位于所述P型掺杂层上。本发明通过在量子阱发光层依次层叠第一电子阻挡层、第二电子阻挡层和第三电子阻挡层，从而能够有效阻止多于的电子从量子阱发光层跃迁至P型半导体层，改善发光二极管的发光效率。
-
公开(公告)号：CN111326618A
公开(公告)日：2020-06-23
申请号：CN201811527469.5
申请日：2018-12-13
Applicant: 西安智盛锐芯半导体科技有限公司
Abstract: 本发明涉及一种能够调整电子迁移速率的半导体发光器件，包括衬底层；缓冲层，位于衬底层上；N型半导体层，位于缓冲层上；N型掺杂层叠层，位于N型掺杂层上，N型掺杂层叠层包括若干第一N型掺杂层和若干第二N型掺杂层，若干第一N型掺杂层和若干第二N型掺杂层依次层叠于N型掺杂层上；量子阱发光层，位于N型掺杂层叠层上；电子阻挡层，位于量子阱发光层上；P型掺杂层，位于电子阻挡层上；P型半导体层，位于P型掺杂层上。本发明的发光二极管设置有N型掺杂层叠层，可以降低电子的迁移速率，通过调整电子迁移至量子阱发光层的速率，可以提高量子阱发光层中空穴与电子发生辐射复合的概率，从而提高发光二极管的发光效率。
-
公开(公告)号：CN111262565A
公开(公告)日：2020-06-09
申请号：CN201811465127.5
申请日：2018-12-03
Applicant: 西安智盛锐芯半导体科技有限公司
IPC: H03K17/0812 , H03K17/16 , H03H11/38
Abstract: 本发明涉及一种信号保护电路，包括：信号输入端、信号保护电路、信号滤波电路、信号输出端，信号保护电路包括电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、第一开关管Q、第二开关管T，其中，第一开关管Q的第一端与电阻R2一端、电阻R1一端、电阻R3一端连接，电阻R1另一端与信号输入端连接，电阻R3另一端与第一开关管Q的第三端与第二开关管T的第一端连接，第二开关管T的第二端与电阻R4一端连接，第二开关管T的第三端与电阻R5一端连接，电阻R5另一端与信号滤波电路输入端连接。本发明通过信号保护电路为电路提供稳定的工作电压，避免输入过高的信号造成器件烧损。
-
公开(公告)号：CN111262553A
公开(公告)日：2020-06-09
申请号：CN201811466621.3
申请日：2018-12-03
Applicant: 西安智盛锐芯半导体科技有限公司
Abstract: 本发明涉及一种信号放大滤波电路，包括信号输入端、信号滤波电路，信号放大电路、信号输出端，所述信号滤波电路包括电阻R1、电阻R2、电阻R3、电阻R4、第一晶体管T1、第二晶体管T2、电容C1、电容C2，所述信号放大电路包括放大器A1、放大器A2、电容C3、电容C4、电容C5、电阻R5、电阻R6、电阻R7、电阻R8、二极管D1、二极管D2，所述信号放大电路与所述信号滤波电路组成本发明所述的信号放大滤波电路。本发明通过信号滤波电路，对电路进行滤波处理，可以减少信号滤波电路中噪声对信号的干扰，提高了传输信号的质量；通过信号放大电路不仅提高了电路中信号的强度，而且提升了电路中信号的线性度和连续性。
-
-
-
-
-
-
-
-
-
Search Results
348
records
(took 0.048 seconds)
